Apple A13 Bionic

Der Apple A13 Bionic ist ein von dem US-amerikanischen Unternehmen Apple entwickelter und von dem taiwanischen Halbleiterhersteller TSMC hergestellter Arm-basierter System-on-a-Chip (SoC).^[1] Vorgestellt im September 2019 kommt der SoC beim iPhone 11, den beiden Varianten des iPhone 11 Pro, dem iPhone SE der zweiten Generation und dem iPad der neunten Generation zum Einsatz.^[2][3][4][5] Der Vorgänger des A13 Bionic ist der Apple A12 Bionic, der Apple A14 Bionic ist dessen Nachfolger.

<<   Apple A13 Bionic   >>
Produktion:	seit 2019
Produzenten: Apple (Entwicklung) TSMC (Fertigung)
Fertigung:	7 nm (TSMC N7P)
Befehlssatz:	Armv8.4-A A64
Namen der Prozessorkerne: 2× High-Performance Lightning 4× Energieeffizienz Thunder

Design

Der A13 Bionic verfügt über eine von Apple entwickelte 64-Bit-Armv8.4-A-Sechskern-CPU mit zwei Hochleistungskernen, die Lightning heißen und mit bis zu 2,66 GHz takten, und vier energieeffizienten Kernen, Thunder genannt, die mit bis zu 1,73 GHz takten. Den Lightning-Kernen stehen je 128 KiB L1I und 128 KiB L1D zur Verfügung, der gemeinsame L2 ist 8 MiB groß. Den Thunder-Kernen stehen je 48 KiB L1I und 32 KiB L1D sowie ein gemeinsamer 4 MiB L2 zur Verfügung.^[6][7] Für beide reklamiert Apple ein Leistungsplus von 20 %. Erstmals verbaut Apple spezielle Einheiten (AMX genannt) zur Beschleunigung von Matrizenberechnungen für KI-Anwendungen. Sie sollen bis zu sechsmal schneller ablaufen als eine Berechnung durch die CPU und dabei eine Billion Rechenvorgänge pro Sekunde (1 TOps) erreichen.^[8]

Der A13 Bionic integriert einen von Apple entwickelten Grafikprozessor (GPU) mit vier Shaderclustern sowie eine dedizierte neuronale Netzwerk-Hardware (NPU) mit 8 Kernen. Beide sollen laut Apple bis zu 20 % schneller sein als im Vorgänger Apple A12 Bionic. Im SoC ist der M13-Motion-Koprozessor integriert und ein dem gesamten SoC zur Verfügung stehender System-Cache ist 16 MiB groß.

Der A13 Bionic wird bei TSMC in einem 7-nm-FinFET-Verfahren 'N7P' hergestellt und enthält 8,5 Milliarden Transistoren,^[5] er ist 98,48 mm² groß. Das SoC mit der Bezeichnung APL1W85 bildet zusammen mit 4 GiB (3 GiB im SE) LPDDR4X-RAM einen PoP (Package-on-Package), hergestellt in TSMCs InFO-Packaging-Verfahren, das Speicherinterface ist 64 Bit breit.