평면 공정

평면 공정(planar process)은 반도체 산업에서 트랜지스터의 개별 부품을 만들고, 이어서 트랜지스터를 서로 연결하는 데 사용되는 제조 공정이다. 이것은 규소 집적 회로 칩이 만들어지는 주요 공정이며, 반도체 소자 제조 중 접합을 생산하는 가장 일반적으로 사용되는 방법이다.^[1] 이 공정은 표면 부동태화 및 열 산화 방법을 활용한다.

페어차일드 칩의 주석이 달린 다이 사진

평면 공정은 1959년 페어차일드 반도체에서 개발되었으며, 이 공정은 반도체 기술에서 가장 중요한 단일 발전 중 하나로 입증되었다.^[1]

개요

핵심 개념은 회로를 2차원 투영(평면)으로 보고, 이를 통해 필름 음화와 같은 현상 (사진술) 개념을 사용하여 빛에 노출된 화학 물질의 투영을 마스킹하는 것이다. 이것은 규소 기판에 일련의 노출을 사용하여 산화 규소 (절연체) 또는 도핑 영역 (도체)을 생성하는 것을 가능하게 한다. 금속화 사용, p–n 접합 절연 및 표면 부동태화 개념과 함께, 단일 실리콘 결정 슬라이스(웨이퍼)에 단결정 실리콘 부울에서 회로를 생성하는 것이 가능하다.

이 공정은 이산화 규소 (SiO₂) 산화, SiO₂ 식각 및 열 확산의 기본 절차를 포함한다. 최종 단계는 전체 웨이퍼를 SiO₂ 층으로 산화하고, 트랜지스터에 대한 접촉 비아를 식각하며, 산화물 위에 덮개 금속 층을 증착하여 트랜지스터를 수동으로 연결하지 않고도 연결한다.

역사

개발

1955년 벨 연구소에서 칼 프로슈와 링컨 데릭은 우연히 실리콘 웨이퍼 위에 이산화 규소 층을 성장시켰고, 이로 인해 그들은 표면 부동태화 특성을 관찰했다.^[2][3] 1957년에 프로슈와 데릭은 최초의 이산화 규소 전계 효과 트랜지스터를 제조할 수 있었는데, 이는 드레인과 소스가 표면에서 인접한 최초의 트랜지스터였으며, 이산화 규소 표면 부동태화가 실리콘 웨이퍼를 보호하고 절연한다는 것을 보여주었다.^[4]

벨 연구소에서 프로슈의 기술의 중요성은 즉시 인식되었다. 그들의 작업 결과는 1957년에 출판되기 전에 BTL 메모 형태로 벨 연구소 주위를 순환했다. 쇼클리 반도체 연구소에서 쇼클리는 1956년 12월에 장 호르니를 포함한 모든 고위 직원에게 그들의 기사의 사전 인쇄본을 배포했다.^[5][6][7][8] 나중에 호르니는 마틴 아탈라가 벨 연구소의 이전 결과에 기반한 부동태화에 대한 논문을 발표한 회의에 참석했다.^[8] 이산화 규소가 실리콘 표면에 미치는 부동태화 효과를 활용하여 호르니는 이산화 규소 층으로 보호되는 트랜지스터를 만들 것을 제안했다.^[8]

페어차일드 반도체에서 일하던 장 호르니는 1959년에 평면 공정에 대한 특허를 처음으로 출원했다.^[9][10] 벨 연구소의 K. E. 다벌로스와 H. J. 패터슨은 C. 프로슈와 L. 데릭의 작업을 이어받아 호르니의 공정과 거의 동시에 유사한 공정을 개발했다.^[8] 금속화(집적 회로를 함께 연결하기 위해) 및 p–n 접합 절연 (커트 레호벡의) 개념과 함께, 페어차일드의 연구원들은 단결정 실리콘 부울에서 단일 실리콘 결정 슬라이스(웨이퍼)에 회로를 생성할 수 있었다.

1959년, 로버트 노이스는 호르니의 작업을 바탕으로 집적 회로 (IC)의 개념을 발전시켰는데, 이는 호르니의 기본 구조 위에 금속 층을 추가하여 트랜지스터, 축전기, 또는 저항기와 같은 동일한 실리콘 조각에 위치한 다른 부품들을 연결했다. 평면 공정은 초기 집적 회로 개념보다 우수한 집적 회로를 구현하는 강력한 방법을 제공했다.^[11] 노이스의 발명은 최초의 모놀리식 IC 칩이었다.^[12][13]

평면 공정의 초기 버전은 수은 증기 램프에서 나오는 근자외선을 사용하는 포토리소그래피 공정을 사용했다. 2011년 현재, 작은 특징들은 일반적으로 193 nm "딥" UV 리소그래피로 만들어진다.^[14] 2022년 현재, ASML NXE 플랫폼은 극자외선 리소그래피 공정의 일부로 주석 기반 플라즈마 소스에 의해 생성된 13.5 nm 극자외선(EUV)을 사용한다.

같이 보기

• 반도체 제조