프론트엔드 오브 라인

프론트엔드 오브 라인(front end of line, FEOL) 또는 전공정은 개별 부품(트랜지스터, 축전기, 저항기 등)이 반도체 기판에 패턴화되는 IC 제작의 첫 번째 부분이다.^[1] FEOL은 일반적으로 금속 인터커넥트 층의 증착을 제외한 모든 것을 포함한다.^[2]

FEOL(BEOL은 장치를 연결하기 위한 금속화 층을 증착하는 중간 부분)의 그림(실리콘의 장치 생성, 하단).

CMOS 제조 공정

단계

CMOS 공정의 경우, FEOL은 절연된 CMOS 소자를 형성하는 데 필요한 모든 제조 단계를 포함한다.^[3][4]

1. 사용할 웨이퍼 유형 선택. 화학기계적 평탄화(CMP) 및 웨이퍼 세정.
2. 얕은 트렌치 격리(STI) (특징 크기 > 0.25 μm인 초기 공정에서는 LOCOS)
3. 웰 형성
4. 게이트 모듈 형성
5. 소스 및 드레인 모듈 형성

마지막으로, 후속 금속화를 위한 접점을 준비하기 위해 표면을 처리한다. 이것으로 FEOL 공정, 즉 모든 장치 구축이 완료된다.^[4]

이러한 단계를 거친 후, 전기 회로를 구축하기 위해 장치들은 회로망에 따라 전기적으로 연결되어야 한다. 이것은 백엔드 오브 라인 (BEOL)에서 이루어진다. 따라서 BEOL은 개별 장치들이 연결되는 IC 제작의 두 번째 부분이다.^[4]

같이 보기

• 백엔드 오브 라인 (BEOL)
• 집적 회로