固定型故障

固定型故障（stuck-at fault）^[1]也称为黏着性故障，是信号或是针脚固定在逻辑的高电位、低电位，或是高阻态的故障模型，故障模拟器或是ATPG会用这故障来模拟集成电路中的制程瑕疵。在测试时，会将信号维持在高电位一段时间，确定此信号不会固定在低电位，也会将信号维持在低电位一段时间，确定此信号不会固定在高电位。

固定型故障只能用来分析部分的故障，针对静态冒险（即分支信号）的补偿信号会让此信号无法用固定型故障模型进行测试，而冗余型电路也无法用此模型进行测试，因为依照设计，若只有单一故障，不会因此影响输出信号。

单一线固定故障

单一线固定故障（Single stuck line）是数位电路的故障模型，是用在制造后的设计，不是针对设计的测试。此模式假设数位电路上的一条线或是一个节点已固定在高准位或是低准位。因为该线路的信号已固定不会变化，因此称为故障。

数位电路可以分为:

1. 由逻辑门和组合逻辑组成，没有储存元件（闩锁或正反器），只有像是 NAND、OR、XOR之类的逻辑门。
2. 时序逻辑电路，有储存元件。

上述故障模型适用在逻辑门级的电路，或是储存元件除外的时序逻辑电路。理想上，逻辑门级的电路在用所有可能输入信号测试，并且确认其输出正确，就可以完整测试，但此作法很不实际：两个32位元整数相加的累加器，需要有2⁶⁴ = 1.8*10¹⁹次测试，若每次测试0.1 ns，需要58年。

单一线固定故障假设在一个逻辑门中，一次只会有一个故障，假设若还有其他故障，一个可以检测单一故障的测试，也可以找到这些故障。

若要使用此故障模型，每一个逻辑门的第一个输入需轮流假设接地，再发展测试向量确认电路是否有故障。测试向量有位元表示了此电路所有的输入，也有位元表示此电路所有输出应该要有的值。若某一个闸级输入接地，将测试向量加在电路中时，至少会有一个输出位元会和测试向量中应该有的输出不同。在得到针对接地信号的测试向量后，每一个脚会轮流接到高准位，用另一组测试向量找出该状态下的故障。每一个故障会称为“固定在0”（stuck-at-0, s-a-0）或“固定在1”（stuck-at-1, s-a-1）故故障。

此故障模型在晶体管-晶体管逻辑（TTL）下运作的很好，在1970年代和1980年代的逻辑电路都是TTL的，IC制造商在广告中有提到其产品经过测试，且用stuck-at fault coverage（固定型错误涵盖率）的数字说明，表示依其测试流程，可以找到电路中多少比例的固定型故障。相同的测试模型，在互补式金属氧化物半导体（CMOS）逻辑下运作得还不错，但无法找到所有可能的CMOS故障。这是因为CMOS有一个失效模式称为“固定在断路”（stuck open），只用一个测试向量无法可靠的侦测，需要两个测试向量依序测试才能侦测。单一线固定的故障模型也无法侦测相邻两线号线的桥接故障，这常出现在驱动总线的信号，或是阵列结构的信号。单一线固定故障的概念仍广为使用，再配合一些额外的测试，可以让IC产业的电路故障数量降到可接受的程度。

以下模型为基础的测试，有以下的好处：

1. 以单一线固定故障为基础的测试，可以找到大量的固定型故障。
2. 一连串针对固定型故障的测试常常意外发现许多其他的故障，像是“固定在断路”失效，这有时会称为windfall故障覆盖率。
3. 另一种称为Iddq测试（英语：IDDQ testing）的测试，会量测在施加缓慢变化的测试向量时，电源提供给CMOS IC的电流。因为CMOS在输入静态时，其电源所需提供电流很小，任何电流的增加就代表有潜在的问题。

相关条目

• 可测试性设计