固定型故障

固定型故障（stuck-at fault）^[1]也稱為黏著性故障，是信號或是針腳固定在邏輯的高電位、低電位，或是高阻態的故障模型，故障模擬器或是ATPG會用這故障來模擬集成電路中的製程瑕疵。在測試時，會將信號維持在高電位一段時間，確定此信號不會固定在低電位，也會將信號維持在低電位一段時間，確定此信號不會固定在高電位。

固定型故障只能用來分析部份的故障，針對靜態冒險（即分支信號）的補償信號會讓此信號無法用固定型故障模型進行測試，而冗餘型電路也無法用此模型進行測試，因為依照設計，若只有單一故障，不會因此影響輸出信號。

單一線固定故障

單一線固定故障（Single stuck line）是數位電路的故障模型，是用在製造後的設計，不是針對設計的測試。此模式假設數位電路上的一條線或是一個節點已固定在高準位或是低準位。因為該線路的信號已固定不會變化，因此稱為故障。

數位電路可以分為:

1. 由邏輯閘和組合邏輯組成，沒有儲存元件（閂鎖或正反器），只有像是 NAND、OR、XOR之類的邏輯閘。
2. 時序邏輯電路，有儲存元件。

上述故障模型適用在邏輯閘級的電路，或是儲存元件除外的時序邏輯電路。理想上，邏輯閘級的電路在用所有可能輸入信號測試，並且確認其輸出正確，就可以完整測試，但此作法很不實際：兩個32位元整數相加的累加器，需要有2⁶⁴ = 1.8*10¹⁹次測試，若每次測試0.1 ns，需要58年。

單一線固定故障假設在一個邏輯閘中，一次只會有一個故障，假設若還有其他故障，一個可以檢測單一故障的測試，也可以找到這些故障。

若要使用此故障模型，每一個邏輯閘的第一個輸入需輪流假設接地，再發展測試向量確認電路是否有故障。測試向量有位元表示了此電路所有的輸入，也有位元表示此電路所有輸出應該要有的值。若某一個閘級輸入接地，將測試向量加在電路中時，至少會有一個輸出位元會和測試向量中應該有的輸出不同。在得到針對接地信號的測試向量後，每一個腳會輪流接到高準位，用另一組測試向量找出該狀態下的故障。每一個故障會稱為「固定在0」（stuck-at-0, s-a-0）或「固定在1」（stuck-at-1, s-a-1）故故障。

此故障模型在電晶體-電晶體邏輯（TTL）下運作的很好，在1970年代和1980年代的邏輯電路都是TTL的，IC製造商在廣告中有提到其產品經過測試，且用stuck-at fault coverage（固定型錯誤涵蓋率）的數字說明，表示依其測試流程，可以找到電路中多少比例的固定型故障。相同的測試模型，在互補式金屬氧化物半導體（CMOS）邏輯下運作得還不錯，但無法找到所有可能的CMOS故障。這是因為CMOS有一個失效模式稱為「固定在斷路」（stuck open），只用一個測試向量無法可靠的偵測，需要兩個測試向量依序測試才能偵測。單一線固定的故障模型也無法偵測相鄰兩線號線的橋接故障，這常出現在驅動匯流排的信號，或是陣列結構的信號。單一線固定故障的概念仍廣為使用，再配合一些額外的測試，可以讓IC產業的電路故障數量降到可接受的程度。

以下模型為基礎的測試，有以下的好處：

1. 以單一線固定故障為基礎的測試，可以找到大量的固定型故障。
2. 一連串針對固定型故障的測試常常意外發現許多其他的故障，像是「固定在斷路」失效，這有時會稱為windfall故障覆蓋率。
3. 另一種稱為Iddq測試（英語：IDDQ testing）的測試，會量測在施加緩慢變化的測試向量時，電源提供給CMOS IC的電流。因為CMOS在輸入靜態時，其電源所需提供電流很小，任何電流的增加就代表有潛在的問題。

相關條目

• 可測試性設計