淺槽隔離

淺槽隔離（STI），也稱為盒式隔離技術，是一種集成電路特性，用於防止相鄰半導體器件組件之間的電流泄漏。^[1]STI一般用於工藝節點為250納米製程及以下的CMOS工藝。較早的CMOS工藝和非MOS工藝常使用局部硅氧化隔離。^[2]

現代集成電路截面圖的淺槽隔離製造工藝。

STI是在半導體器件製造過程的早期創建的，在晶體管形成之前。STI工藝的關鍵步驟包括在硅中刻蝕出溝槽圖案，沉積一種或多種介電質（如二氧化硅）填充溝槽，以及使用諸如化學機械平坦化之類的技術去除多餘的介電材料。^[3]

某些半導體製造工藝還包括深槽隔離，是一種常見於模擬集成電路中的相關技術。

溝槽邊緣效應導致了最近所謂的「逆窄溝道效應」（reverse narrow channel effect）^[4]或「反窄寬度效應」（inverse narrow width effect）。^[5]基本上，由於邊緣處的電場增強，更容易在較低電壓下形成導電通道（通過反轉）。對於較窄的晶體管寬度，閾值電壓實際上降低。^[6][7]對電子設備的主要影響是隨閾值電壓降低而顯著增大的亞閾值電流。

工藝流程

• 堆疊沉積（氧化物 + 保護性氮化物）
• 光刻顯影
• 干法刻蝕（反應離子刻蝕）
• 溝槽填充氧化物
• 化學機械平坦化氧化物
• 去除保護性氮化物
• 調整氧化物高度至與硅平齊

相關

• 前道工序