設計流程

設計流程是為完成集成電路設計而將電子設計自動化工具明確組合起來的方式。摩爾定律推動了從主要使用獨立的邏輯綜合、放置和布線算法的實現流程，向從寄存器傳輸級（RTL）到GDSII的一體化構建與分析流程轉變，以實現設計收斂。互連延遲上升的挑戰促使人們以新的方式思考並整合設計收斂工具。^[1]

從1980年到2005年，RTL到GDSII的流程經歷了顯著變化。CMOS工藝的持續縮放顯著改變了各設計步驟的目標。對延遲缺乏良好預測因子導致近代設計流程發生重大變化。像泄漏功耗（leakage power）、變異性（variability）與可靠性等新的縮放挑戰，將在未來繼續推動設計收斂流程的重要變革。許多因素解釋了為何設計流程從一組獨立步驟發展為完全集成的方法，以及為應對最新挑戰將出現的進一步變化。Alberto Sangiovanni-Vincentelli在第40屆設計自動化大會（Design Automation Conference）上的主題演講「The Tides of EDA」中， 將EDA的發展劃分為三個時期：

• 「發明時代」：在發明時代，布線、放置、靜態時序分析和邏輯綜合等技術被發明。
• 「實現時代」：在實現時代，通過設計複雜的數據結構和先進算法，這些步驟得到大幅改進。這使得每個設計步驟的工具能夠跟上設計規模快速增長的步伐。然而由於缺乏良好的預測性代價函數，無論各步驟實現得多麼高效，都無法僅通過一系列離散步驟來執行完整的設計流程。
• 「集成時代」：由此進入集成時代，大多數設計步驟在一個集成環境中執行，並由一組增量代價分析器驅動。

模擬集成電路和數字集成電路的設計流程步驟和方法有所不同。然而，典型的VLSI設計流程包含設計概念化、芯片優化、邏輯/物理實現以及設計驗證等多個步驟。

模擬與數字集成電路的設計流程步驟與方法存在差異。儘管如此，典型的超大規模集成電路（VLSI）設計流程通常包含設計概念化、芯片優化、邏輯/物理實現，以及設計驗證與確認等多個步驟。^[2][3]

參見

• 布圖規劃，為布局與布線創建物理基礎結構
• 放置，電子設計自動化（EDA）中的關鍵步驟
• 布線，集成電路設計中的關鍵步驟
• 功耗優化（英語：Power optimization (EDA)），使用 EDA 工具在保持功能的同時優化（降低）數字設計的功耗
• 硅後驗證（英語：Post-silicon validation），EDA 設計流程的最終步驟