鎖存器

閂鎖（英語：latch），或稱鎖存器，是數位電路中非同步時序邏輯電路系統中用來儲存資訊的一種電子電路。一個鎖存器可以儲存一位元的資訊，通常會有多個一起出現，有些會有特別的名稱，像是 「4位鎖存器」（可以儲存四個位元）或「8位鎖存器」（可以儲存八個位元）等等。

「閂鎖」的各地常用名稱
中國大陸	鎖存器
港澳	鎖存器
臺灣	鎖存器、閂鎖

SR鎖存器

由2個NAND閘組成的低態動作SR 鎖存器，留意圖中的輸入為 ${\displaystyle {\bar {S}}}$ 及 ${\displaystyle {\bar {R}}}$

最簡單的鎖存器是「SR鎖存器」(又稱為「RS鎖存器」)，其中「S」表示「設定（Set）」，「R」表示「重設（Reset）」，儲存的位元是在輸出的地方用Q表示。當S被啟動時，會將輸出Q設為邏輯1，而當R被啟動時，會將輸出Q設為邏輯0。

而鎖存器輸入端R和S依據啟動的條件的不同，可分為「高態動作」以及「低態動作」兩種類型。當輸入邏輯1而啟動時，為「高態動作」，當輸入邏輯零啟動時為「低態動作」。以下使用低態動作的SR鎖存器做為範例進行說明。這種鎖存器是由一對相互交錯的NAND邏輯閘組成。

一般來說，在存儲模式中，輸入端S及R的電壓都是高電位，為邏輯上的1，而輸出Q及Q則維持其原有的數值，其中Q為Q的相反。但當S被設定為邏輯0，R設定為邏輯1的時候，輸出Q就會變成邏輯1。之後無論S是否恢復到邏輯1，Q仍會維持邏輯1的狀態。另一方面，如果R被設定為邏輯0而S是邏輯1的時候，輸出Q就會變成邏輯0。同樣地，無論R是否恢復到邏輯1，Q仍會維持邏輯0的狀態。

要注意一點就是S及R都不可以同一時間為邏輯上的0，因為當兩端皆輸入零，Q與Q都會輸出1，而這跟Q與Q互為相反的定義矛盾，故我們要在設計上避免這一個情況出現。

SR鎖存器真值表（低態動作）
${\displaystyle {\bar {S}}}$	${\displaystyle {\bar {R}}}$	Q	Qnext	解釋
0	0	0	-	不允許
0	0	1	-	不允許
0	1	0	1	設定
0	1	1	1	設定
1	0	0	0	重設
1	0	1	0	重設
1	1	0	0	維持
1	1	1	1	維持

門控D鎖存器

門控D鎖存器由SR鎖存器擴展而成，增加了兩個與門，一個非門和兩個輸入：數據(${\displaystyle D}$)及門控(${\displaystyle G}$，或寫為時鐘脈衝${\displaystyle CP}$，Clock Pulse 等)。S輸入端被設置為D AND G，同時R輸入端被設置為${\displaystyle {\bar {D}}}$ AND G。當G為低電平（0）時，輸出保持不變（換言之， Q_next等於Q）。當G為高電平（1）時，輸出（Q）與D相同。

門控D鎖存器真值表
輸入：門控 G	輸入：數據 D	狀態 Q	狀態 Qnext	備註
0	0	0	0	G 為 0，故保持原狀態
0	0	1	1	G 為 0，故保持原狀態
0	1	0	0	G 為 0，故保持原狀態
0	1	1	1	G 為 0，故保持原狀態
1	0	0	0	G 為 1，置數 Qnext = D
1	0	1	0	G 為 1，置數 Qnext = D
1	1	0	1	G 為 1，置數 Qnext = D
1	1	1	1	G 為 1，置數 Qnext = D

參考

• 觸發器
• 透通鎖存器