热门问题
时间线
聊天
视角
Verilog-AMS
来自维基百科,自由的百科全书
Remove ads
Verilog-AMS是Verilog硬件描述語言的一個衍生。它包含了模擬和混訊擴展模塊,以實現對於模擬電路和混訊系統行為的描述。它擴展了Verilog、SystemVerilog等的事件驅動仿真器的迴路,通過使用一個連續時間仿真器,可以在模擬域(analog-domain)上求解微分方程。模擬事件可以觸發數碼行為,反之亦可。[1]
參考文獻
外部連結
Wikiwand - on
Seamless Wikipedia browsing. On steroids.
Remove ads