哈佛架構
維基百科,自由的 encyclopedia
哈佛架構(英語:Harvard architecture)是一種將程式指令儲存和數據儲存分開的記憶體結構(Split Cache)。這一詞起源於Harvard Mark I型繼電器式電腦,它儲存指令(24位元)在紙帶上和數據於機電計數器上。 中央處理器首先到程式指令儲存器中讀取程式指令內容,解碼後得到數據地址,再到相應的數據儲存器中讀取數據,並進行下一步的操作(通常是執行)。程式指令儲存和數據儲存分開,數據和指令的儲存可以同時進行,可以使指令和數據有不同的數據寬度,如Microchip公司的PIC16晶片的程式指令是14位元寬度,而數據是8位元寬度。程式需要由操作者載入;處理器無法自行初始化。
此條目沒有列出任何參考或來源。 (2019年6月14日) |
如今,大多數處理器由於效能原因實現了這種獨立訊號通路的結構,但實際上大多是應用了改進的哈佛結構,所以它們可以支援從磁碟將一個程式作為數據載入並執行的任務。
哈佛架構的微處理器通常具有較高的執行效率。其程式指令和數據指令分開組織和儲存的,執行時可以預先讀取下一條指令。
目前使用哈佛架構的中央處理器和微控制器有很多,除了上面提到的Microchip公司的PIC系列晶片,還有摩托羅拉公司的MC68系列、Zilog公司的Z8系列、Atmel公司的AVR系列和安謀公司的ARM9、ARM10和ARM11。