三态逻辑
维基百科,自由的 encyclopedia
在数码电路中,三态逻辑(英语:tri-state logic 或 Three-state logic)允许输出端在0和1两种逻辑电平之外呈现高阻态,等效于将输出的影响从后级电路中移除。这允许多个电路共同使用同一个输出线(例如总线)。
输入 | 输出 | |
A | B | C |
0 | 1 | 0 |
1 | 1 | |
X | 0 | Z |
三态输出在寄存器、总线以及7400系列、4000系列等各型号的逻辑IC发挥着重要的作用,并常常内建在其他各种集成电路。除此之外,三态逻辑的典型应用还包括微处理器、存储装置、外设的内部和外部总线。许多装置提供一个OE(Output Enable)用于在低电平时才令输出使能,而在不使能时保持高阻态。