同或门

同或门（英语：XNOR gate，偶尔写作ENOR gate、ExNOR gate，在Intel处理器中，此项功能被命名为"test"），又称异或非门，是数字逻辑中实现逻辑双条件的逻辑门，功能见右侧真值表。若两个输入的电平相同，则输出为高电平（1）；若两个输入的电平相异，则输出为低电平（0）。

基本逻辑闸
缓冲	非
与	与非
或	或非
异或	同或
蕴含	蕴含非

输入 A   B		输出 A XNOR B
0	0	1
0	1	0
1	0	0
1	1	1

概述

下列包括逻辑门的3种符号：形状特征型符号（ANSI/IEEE Std 91-1984）、IEC矩形国标符号（IEC 60617-12）和不再使用的DIN符号（DIN 40700）。其他的逻辑门符号见逻辑门符号表。

表达式	符号			功能表	继电器逻辑
	ANSI/IEEE Std 91-1984	IEC 60617-12	DIN 40700
${\displaystyle Y={\overline {A\oplus B}}}$ ${\displaystyle Y={A\odot B}}$ ${\displaystyle Y={\overline {A\,{\underline {\lor }}\,B}}}$ ${\displaystyle Y=A\,{\overline {\underline {\lor }}}\,B}$			或	A B ${\displaystyle Y=A\oplus B}$ ${\displaystyle Y={\overline {A\oplus B}}}$ 0 0 0 1 0 1 1 0 1 0 1 0 1 1 0 1

${\displaystyle Y={\overline {A\oplus B}}}$等价于${\displaystyle Y=A\cdot B+{\overline {A}}\cdot {\overline {B}}}$。

硬件描述和引脚分配

同或门是基本的逻辑门，因此在TTL和CMOS集成电路中都是可以使用的。标准的4000系列CMOS集成电路为4077，包含四个独立的2输入同或门。引脚分配如下：

74266四同或门DIP封装集成电路的引脚分配图

输入A1 输入B1 输出Q1 输出Q2 输入B2 输入A2 Vss 输入A3 输入B3 输出Q3 输出Q4 输入B4 输入A4 Vdd

包括NXP在内的很多半导体制造商都生产这一器件，封装方式分为直插DIP封装和SOIC封装（英语：small-outline integrated circuit）两种。器件的资料表（英语：datasheet）可在大多数器件数据库查询到。

备选方案

如果没有现成的同或门，我们可利用四个或非门或五个与非门来实现，连线方法见下图。因为与非门和或非门是“通用的门电路”，因此任何一个逻辑函数都可单独由与非逻辑或或非逻辑来实现。

仅用或非门实现的同或门

仅用与非门实现的同或门

参见

• 克罗内克函数
• 逻辑双条件

参考文献

• Tietze, Ulrich; Schenk, Christoph. Halbleiter-Schaltungstechnik. Springer. 2002年12月. ISBN 3-540-42849-6.
• Beuth, Klaus. Digitaltechnik. Vogel. 1998年10月. ISBN 3-8023-1755-6.
• Seifart, Manfred; Beikirch, Helmut. Digitaltechnik. Digitale Schaltungentechnik. 1998年5月. ISBN 3-341-01198-6.