big.LITTLE
维基百科,自由的 encyclopedia
ARM big.LITTLE或big.LITTLE是由安谋国际科技公司(ARM)提出的异构运算架构。在该架构中,比较耗电但运算能力强的处理器核心组成的“big集群”与低耗电、运算能力弱的处理器核心组成的“LITTLE集群”结合,这些处理器核心共享存储器区段,并能够在不同的CPU集群之间在线实时分派、切换负载。[1]这个架构运用在移动计算上,意图是做出计算高性能而平均耗电低的多核心处理器。ARM的营销材料称,在某些运算操作中该架构与只使用与“big集群”的相同CPU核心数量的处理器相比,可节省多达75%的功耗。[2]通常,ARM big.LITTLE架构用于创建多处理器SoC(MPSoC)。
本配置配置式在2011年10月ARM发表Cortex-A7时首次对外公布,Cortex-A15也能够与这个架构兼容。[3]2012年10月,ARM公司宣布Cortex-A53与Cortex-A57(ARMv8)也能与这个架构兼容。[4]2014年2月ARM发表Cortex-A17(英语:ARM Cortex-A17),同一年在Computex 2013上ARM又发表了Cortex-A12(英语:ARM Cortex-A12),这两种CPU核心也可用于big.LITTLE配置式中的“big集群”上(“LITTLE集群”由Cortex-A7担当)。[5][6]
2017年5月,ARM发表DynamIQ取代big.LITTLE。[7]与big.LITTLE相比,DynamIQ允许更为灵活的CPU核心配置和更大规模的集群设计(每个CPU集群可以有八颗CPU核心)、集群数量更多(一块CPU上最大可扩展至32个集群)、更精确的电源控制(每个核心内有更多的时钟门控和电压控制)以及更快速的L2缓存存取操作。然而DynamIQ仅适用于Cortex-A75、Cortex-A55及往后推出的ARM CPU核心。