锁存器

锁存器（英语：latch），或称闩锁，是数码电路中异步时序逻辑电路系统中用来存储资讯的一种电子电路。一个锁存器可以存储一位元的资讯，通常会有多个一起出现，有些会有特别的名称，像是 “4位锁存器”（可以存储四个位元）或“8位锁存器”（可以存储八个位元）等等。

“锁存器”的各地常用名称
中国大陆	锁存器
港澳	锁存器
台湾	锁存器、闩锁

SR锁存器

由2个NAND闸组成的低态动作SR 锁存器，留意图中的输入为 ${\displaystyle {\bar {S}}}$ 及 ${\displaystyle {\bar {R}}}$

最简单的锁存器是“SR锁存器”(又称为“RS锁存器”)，其中“S”表示“设置（Set）”，“R”表示“重置（Reset）”，存储的位元是在输出的地方用Q表示。当S被启动时，会将输出Q设为逻辑1，而当R被启动时，会将输出Q设为逻辑0。

而锁存器输入端R和S依据启动的条件的不同，可分为“高态动作”以及“低态动作”两种类型。当输入逻辑1而启动时，为“高态动作”，当输入逻辑零启动时为“低态动作”。以下使用低态动作的SR锁存器做为示例进行说明。这种锁存器是由一对相互交错的NAND逻辑门组成。

一般来说，在存储模式中，输入端S及R的电压都是高电位，为逻辑上的1，而输出Q及Q则维持其原有的数值，其中Q为Q的相反。但当S被设置为逻辑0，R设置为逻辑1的时候，输出Q就会变成逻辑1。之后无论S是否恢复到逻辑1，Q仍会维持逻辑1的状态。另一方面，如果R被设置为逻辑0而S是逻辑1的时候，输出Q就会变成逻辑0。同样地，无论R是否恢复到逻辑1，Q仍会维持逻辑0的状态。

要注意一点就是S及R都不可以同一时间为逻辑上的0，因为当两端皆输入零，Q与Q都会输出1，而这跟Q与Q互为相反的定义矛盾，故我们要在设计上避免这一个情况出现。

SR锁存器真值表（低态动作）
${\displaystyle {\bar {S}}}$	${\displaystyle {\bar {R}}}$	Q	Qnext	解释
0	0	0	-	不允许
0	0	1	-	不允许
0	1	0	1	设置
0	1	1	1	设置
1	0	0	0	重置
1	0	1	0	重置
1	1	0	0	维持
1	1	1	1	维持

门控D锁存器

门控D锁存器由SR锁存器扩展而成，增加了两个与门，一个非门和两个输入：数据(${\displaystyle D}$)及门控(${\displaystyle G}$，或写为时钟脉冲${\displaystyle CP}$，Clock Pulse 等)。S输入端被设置为D AND G，同时R输入端被设置为${\displaystyle {\bar {D}}}$ AND G。当G为低电平（0）时，输出保持不变（换言之， Q_next等于Q）。当G为高电平（1）时，输出（Q）与D相同。

门控D锁存器真值表
输入：门控 G	输入：数据 D	状态 Q	状态 Qnext	备注
0	0	0	0	G 为 0，故保持原状态
0	0	1	1	G 为 0，故保持原状态
0	1	0	0	G 为 0，故保持原状态
0	1	1	1	G 为 0，故保持原状态
1	0	0	0	G 为 1，置数 Qnext = D
1	0	1	0	G 为 1，置数 Qnext = D
1	1	0	1	G 为 1，置数 Qnext = D
1	1	1	1	G 为 1，置数 Qnext = D

参考

• 触发器
• 透通锁存器