形式等效性檢查

形式等效性檢查^[1]（英語：formal equivalence checking）是電子設計自動化的一個步驟，通常是在集成電路設計中，通過一些數學方法（如二元決策圖、布爾可滿足性問題），來對不同電路之間進行形式驗證，比較它們在行為上是否等效。