時脈閘控

時脈閘控（英語：Clock gating）是一種在同步序向邏輯電路的一種定時器訊號技術，可以降低晶片功耗。時脈閘控通過在電路中增加額外的邏輯單元、優化時鐘樹結構來節省電能。^[1]

可以通過以下幾種方式在設計中添加時脈閘控邏輯：

1. 通過暫存器傳輸級編程中的條件選擇來實現使能訊號，從而在邏輯合成過程自動被翻譯為時脈閘控；
2. 通過實例化特殊的時脈閘控單元，來把時脈閘控插入到設計中去；
3. 使用專門的時脈閘控工具添加。