電阻電晶體邏輯

電阻電晶體邏輯（RTL），有時也稱為電晶體電阻邏輯（TRL），是一類使用電阻器作為輸入網絡並使用雙極結型電晶體（BJT）作為開關器件構建的數字電路。RTL是最早的一類電晶體數字邏輯電路；它的繼承者是二極體電晶體邏輯（DTL）和電晶體電晶體邏輯（TTL）。

RTL電路最初是用分立元件構成的，但在1961年，它成為第一個以單片集成電路形式生產的數字邏輯電路系列。RTL集成電路被用於阿波羅制導計算機，該計算機於 1961年開始設計，並於1966年首次飛行。 ^[1]

實現

RTL反相器

雙極電晶體開關是實現邏輯非的最簡單的RTL門（反相器或者說非門）。 ^[2]它的主要結構是一個共射極電路，基極和輸入電壓源之間連接有一個基極電阻。基極電阻的作用是通過將輸入電壓轉換成電流，將非常小的電晶體輸入電壓範圍（約0.7 V）擴展到邏輯「1」電平（約3.5 V）。設計電路時，基極電阻的電阻大小需要折衷：電阻應足夠低以使電晶體飽和，並且應足夠高以獲得高輸入電阻。集電極電阻的作用是將集電極電流轉換為電壓；其電阻值應足夠高以使電晶體飽和，又應足夠低以獲得低輸出電阻（高扇出）。

單電晶體RTL或非門

單電晶體RTL NOR門的示意圖。

如果輸入級使用兩個或多個基極電阻（上圖中的R₃和R₄）而不是一個基極電阻，反相器就變成雙輸入RTL或非門（見右圖）。邏輯運算「或」是通過連續應用兩個算術運算加法和比較來執行的（輸入電阻網絡充當具有等權重輸入的並聯電壓加法器，並且隨後的共發射極電晶體級充當閾值約為0.7 V的電壓比較器）。所有連接到邏輯「1」的電阻的等效電阻和所有連接到邏輯「0」的電阻的等效電阻構成驅動電晶體的組合分壓器的兩條支路。選擇（限制）基極電阻和輸入數量，以便僅一個邏輯「1」就足以產生超過閾值的基極-發射極電壓，從而使電晶體飽和。如果所有輸入電壓都為低（邏輯「0」），則電晶體截止。下拉電阻R₁將電晶體偏置到適當的開關閾值。由於電晶體Q₁的集電極-發射極電壓被作為輸出，因此輸出是反相的，當輸入為低時，輸出為高。因此，模擬電阻網絡和模擬電晶體級執行邏輯功能「或非」。 ^[3]

多電晶體RTL或非門

多電晶體RTL或非門示意圖，用於阿波羅制導計算機集成電路。

用於構建阿波羅制導計算機的雙-3輸入 NOR門晶片的照片。連線如下（從頂部中心順時針方向）：接地、輸入（3管腳）、輸出、電源（V_cc ）、輸出、輸入（3管腳）。六個電晶體（兩組，每組三個）位於中心。從端子到電晶體的細線是電阻器。

阿波羅制導計算機中的扁平RTL NOR 門集成電路

多電晶體RTL實現克服了單電晶體RTL NOR門的局限性。它由一組由邏輯輸入驅動的並聯電晶體開關組成（見右圖）。在這種配置中，輸入完全分離，輸入數量僅受輸出邏輯「1」處的截止電晶體的小漏電流的限制。後來，同樣的想法被用於構建DCTL、ECL、一些TTL （7450、7460）、NMOS和CMOS門。

電晶體偏置

為了確保雙極電晶體的穩定性和可預測的輸出，它們的基極輸入（V_b或基極端子電壓）有偏置。

優勢

RTL技術的主要優勢是它使用的電晶體數量最少。在集成電路出現之前，在使用分立元件的電路中，電晶體是生產成本最高的元件。早期的集成電路邏輯生產（例如1961年的仙童公司）曾短暫地使用過同樣的方法，但很快就過渡到性能更高的電路，例如二極體電晶體邏輯電路，然後是電晶體-電晶體邏輯電路（始於1963年的Sylvania Electric Products公司），因為這時候二極體和電晶體並不比集成電路中的電阻器貴。 ^[4]

局限

RTL的缺點是，當電晶體導通時，電流會流過集電極和基極電阻，從而導致功耗較高。這需要向RTL電路供應更多電流並從RTL電路中去除熱量。相比之下，具有「推輓輸出」輸出級的TTL 電路最大限度地減少了這兩個要求。

RTL的另一個限制是其有限的扇入：90%的RTL電路最多只能容納五個輸入。^[5]它的噪聲裕度較低。蘭開斯特表示，集成電路RTL或非門（每個輸入端有一個電晶體）可以用「任意合理數量」的邏輯輸入構成，並給出了一個八輸入或非門的例子。 ^[6]

標準集成電路RTL NOR門最多可以驅動3個其他類似的門。或者說，它具有足夠的輸出來驅動最多2個標準集成電路RTL「緩衝器」，每個緩衝器可以驅動最多25個其他標準RTL或非門。 ^[6]

加速RTL

各公司已將以下加速方法應用於分立RTL。

從第一台電晶體計算機到現在，電晶體的開關速度一直在穩步提高。 GE電晶體手冊（第7版第181頁，或第3版第97頁）建議通過使用更高頻率的電晶體、電容器或從基極到集電極的二極體（並聯負反饋）來提高速度，以防止飽和。 ^[7]

將一個電容器與每個輸入電阻並聯放置，可以減少驅動級對驅動級的基極-發射極結進行正向偏置所需的時間。工程師和技術人員使用「RCTL」（電阻-電容-電晶體邏輯）來表示配備有「加速電容器」的門。林肯實驗室TX-0計算機的電路包含一些 RCTL。^[8]

使用高集電極電源電壓和二極體鉗位減少了集電極-基極和接線電容充電時間。這種布置需要二極體將集電極鉗位到設計邏輯電平。該方法也適用於分立二極體電晶體邏輯（DTL）。 ^[9]

分立器件邏輯電路中常見的另一種方法是使用二極體和電阻器、鍺二極體和矽二極體，或負反饋布置中的三個二極體。這些被稱為各種貝克鉗位的二極體網絡在集電極接近飽和時降低了施加到基極的電壓。由於電晶體飽和程度較淺，因此電晶體積累的存儲電荷載流子較少。因此，電晶體關閉期間清除存儲電荷所需的時間更短。 ^[7]通過使用肖特基二極體（如肖特基TTL） ，將低壓二極體應用於集成邏輯系列，以防止電晶體飽和。

參見

• 諾比特（英語：NORBIT）
• 電晶體-電晶體邏輯
• 二極體電晶體邏輯
• 二極體邏輯（英語：Diode logic）