Verilog-AMS

Verilog-AMS是Verilog硬體描述語言的一個衍生。它包含了類比和混訊擴展模塊，以實現對於類比電路和混訊系統行為的描述。它擴展了Verilog、SystemVerilog等的事件驅動仿真器的迴路，通過使用一個連續時間仿真器，可以在類比域（analog-domain）上求解微分方程。類比事件可以觸發數位行為，反之亦可。^[1]