热门问题
时间线
聊天
视角
制程-架构-优化模型
来自维基百科,自由的百科全书
Remove ads
制程-架构-优化模型(英語:Process–architecture–optimization model)是英特尔于2016年开始采用的针对其中央处理器的开发模型。在这种3个阶段的模式下,每一次中央处理器的制程升级之后将会对微架构进行升级,然后对微架构进行一次或多次的优化。它取代了英特尔以前采用的Tick-Tock模型,据英特尔称,Tick-Tock模型在经济上已不可持续,因为提升制程工艺的研发费用变得比以前多得多。[1][2][3][4][5]
背景
在采用制程-架构-优化模型之前,英特尔采用的是更加激进的Tick-Tock模型,这种模型省去了优化环节,在微架构进行升级后就会再次升级芯片制程,这种发展模式让英特尔最早推出了基于14纳米制程的中央处理器。[6]然而,随着新制程工艺的研发费用越来越高[2],且如果英特尔的中央处理器性能过高,可能导致x86中央处理器出现一家独大的局面,若造成此局面,英特尔将会被《反垄断法》制裁(之前欧盟已经因此做出制裁[7])。基于这两方面因素考虑,英特尔於2016年起正式宣布放弃Tick-Tock,改用制程-架构-优化模型。[5]
路线图
Remove ads
影响
在Tick-Tock模式下,英特尔推出新的制程工艺的速度是较快的,但由于此模型推出,英特尔长时间以来不升级制程,而一直对14纳米制程进行优化,所以导致在对手(AMD)已推出基于7纳米制程的Ryzen处理器时,[16]英特尔却推出了基于优化版14纳米制程的处理器(Rocket Lake)[17],这也导致英特尔在一段时间内,它的中央处理器性能上存在一定劣势。[18]
參考資料
Wikiwand - on
Seamless Wikipedia browsing. On steroids.
Remove ads