Current mode logic

Proudová logika, anglicky Current mode logic, CML nebo zdrojově vázaná logika, anglicky source-coupled logic, SCL je obvodové řešení logických hradel a linek pro přenos digitálních signálů na úrovni desek.

Principem činnosti CML je přepínání elektrického proudu ze zdroje konstantního proudu mezi dvěma linkami podle přenášené logické hodnoty. Zdroj proudu je obvykle zapojen na dvě elektrody source dvojice diferenciálních tranzistorů FET, jejichž dvě cesty jsou dvě elektrody drain. Bipolárním ekvivalentem je emitorově vázaná logika (ECL), která sice používá diferenciální signalizaci, ale funguje opačně, protože výstup se přebírá z emitorů bipolárních tranzistorů (místo kolektorů, které jsou obdobou elektrod drain tranzistorů FET).

Jako diferenciální propojení na úrovni desek s plošnými spoji se používá pro přenos dat rychlostmi mezi 312.5 Mbit/s a 3.125 Gbit/s po standardních deskách plošných spojů.^[1]

zapojení zakončení v CML

Přenos je dvoubodový, jednosměrný a linka je obvykle elektricky zakončená rezistorem 50 Ω na kladný pól napájecího napětí V_cc na obou diferenciálních vedeních. CML se často používá pro rozhraní s optickými prvky. Základní rozdíl mezi CML a ECL jako technologiemi pro vedení logických signálů je výstupní impedance budicího stupně: emitorový sledovač v ECL má nízký odpor okolo 5 Ω zatímco CML se připojuje k elektrodám drain budicích tranzistorů, které mají vysokou impedanci, a proto impedance pull-up rezistorů (typicky 50 Ω) je efektivní výstupní impedance. Impedanční přizpůsobení této budicí impedance blízké charakteristické impedanci buzeného vedení značně omezuje nežádoucí signály.

CML signály se také používají pro spojení mezi moduly. CML je fyzická vrstva používaná v rozhraních mezi řadičem displeje a monitorem DVI, HDMI a FPD-Link III.^[2]

Navíc se CML používá ve vysokorychlostních integrovaných systémech, jako jsou sériové transceivery a frekvenční syntetizátory v telekomunikačních systémech.

Funkce

Obvody CML jsou velmi rychlé, především díky nižšímu rozdílu výstupních napětí v porovnání se statickými obvody CMOS, a díky tomu, že rychlé přepínání proudu se děje ve vstupní diferenciální dvojici tranzistorů. Základním požadavkem CML logických obvodů je, aby tranzistory stále pracovaly v oblasti saturace pro udržování konstantního proudu.

Ultranízký výkon

Po roce 2000 se CML obvody používají také pro aplikace s ultranízkým výkonem. Studie ukazují, že zatímco svodový proud v obvyklých statických CMOS obvodech začíná představovat velmi obtížný problém pro snížení energetických ztrát, dobré řízení proudové spotřeby v CML z nich dělá velmi dobrý kandidáty pro aplikace s extrémně nízkým výkonem. Ve variantách nazývaných subthreshold CML nebo subthreshold source coupled logic^[3][4][5] lze proudovou spotřebu každého hradla snížit na několik desítek pikoampér.