SPARC64 IV

A SPARC64 IV egy 64 bites, szerverekbe szánt mikroprocesszor, amelyet a japán Fujitsu vállalat bocsátott ki 2000. augusztus 1-én. A SPARC64 IV a SPARC architektúra 9. verziójának megvalósítása volt, és a Fujitsu használta PrimePower szervereiben. A SPARC64 III és SPARC64 IV processzorokat különböző források a SPARC64 GP családba sorolják.

SPARC64 IV
Gyártás	2000 augusztus 1.
Gyártó	Fujitsu
Max CPU órajel	400, 450, 563, 600, 700, 788 és 810 MHz
Gyártás technológia méret	180 nanométer (2000), 130 nanométer (2002)
Utasításkészlet	SPARC V9, VIS
Architektúra	SPARC V9
Magok száma	1
L1 gyorsítótár	2 x 128 KiB (adat- és az utasítás-)
L2 gyorsítótár	4 v. 8 MiB külső[1]
Tokozás	1206 tűs
Tranzisztorok száma	30 millió
Platform	szerverek
Előd	SPARC64 III
Utód	SPARC64 V

A SPARC64 IV a SPARC64 III továbbfejlesztése volt, és 2000. augusztus 1-én 400 és 450 MHz-es változatokban jelent meg. Az integrált 1. szintű gyorsítótár méretét 2 x 64 KiB-ról duplájára, 2 x 128 KiB-ra növelték, ez alatt az adat- és az utasítás-gyorsítótárak értendők. A 2. szintű gyorsítótár kettős adatsebességű DDR SRAM-mal épült fel. A feltételes elágazások során az elágazás-előrejelzést a 16 384 bejegyzésűre bővített elágazási célpuffer támogatja. Emellett ebben a processzortípusban megjelent a vizuális utasításkészlet támogatása, amelyet a Sun Microsystems vezetett be az UltraSPARC típusokban.

A SPARC64 IV 30 millió tranzisztorból állt, a Fujitsu saját CS80 folyamatával gyártotta, ami egy 180 nanométeres 6 rétegű réz fémezésű CMOS eljárás. Belső tápfeszültsége 1,8 volt, és 2,5 vagy 3,3 V-ot használt külsőleg. A processzor 1206 tűs tokozásba került, amelyből 552 a jelek továbbítására, 405 az elektromos táplálás és a földelés céljaira szolgál. A csip mérete 37,5 × 37,5 mm.

2002. július 17-én a Fujitsu bemutatta a SPARC64 IV újabb generációját, ezek 700, 788 és 810 MHz-es órajeleken futottak (előzőleg egy 600 MHz-es verziót már 2001-ben bemutattak).^[2] Ezeket a processzorokat a Fujitsu saját CS85 folyamatával gyártotta, ami egy 130 nanométeres 6 rétegű réz fémezésű CMOS eljárás. A processzorok belső feszültségét 1,5 voltra csökkentették, míg a külső (táp- és be/kimeneti) feszültség 1,8 vagy 2,5 volt lehetett.