단열 회로

단열 회로(영어: Adiabatic circuit)는 에너지 보존을 위해 "가역 논리"를 사용하는 저전력 전자 회로이다.^[1] "단열"이라는 용어는 주변 환경과 열이나 물질을 교환하지 않는 이상적인 열역학 과정을 의미하며, 회로가 열로서의 에너지 손실을 줄이는 능력을 암시한다.

스위칭 중에 에너지를 소모하는 기존 CMOS 회로와 달리, 단열 회로는 두 가지 주요 규칙을 따름으로써 소모를 줄인다.

• 소스와 드레인 사이에 전압 전위가 있을 때 트랜지스터를 켜지 않는다.
• 전류가 흐르고 있을 때 트랜지스터를 끄지 않는다.

열역학 제2법칙 때문에 에너지를 유용한 작업으로 완전히 변환하는 것은 불가능하다. 그러나 "단열 논리"라는 용어는 이론적으로 손실 없이 작동할 수 있는 논리 계열을 설명하는 데 사용된다. "준단열 논리"라는 용어는 정적 CMOS 논리보다 낮은 전력으로 작동하지만 여전히 이론적인 비단열 손실이 있는 논리를 설명하는 데 사용된다. 두 경우 모두 이 명명법은 이러한 시스템이 기존 정적 CMOS 회로보다 훨씬 적은 전력 소모로 작동할 수 있음을 나타내는 데 사용된다.

역사

"단열"은 그리스어에서 유래한 용어로, 역사 대부분을 고전 열역학과 관련하여 사용되었다. 이는 에너지가 (일반적으로 열의 형태로) 시스템에서 손실되거나 얻어지지 않고 전환이 발생하는 시스템을 의미한다. 전자 시스템의 맥락에서 열 대신 전자 전하가 보존된다. 따라서 이상적인 단열 회로는 전자 전하의 손실이나 획득 없이 작동할 것이다.

회로의 맥락에서 "단열"이라는 용어의 첫 사용은 1992년 제2차 물리학 및 계산 워크숍에서 발표된 논문으로 거슬러 올라간다. 그러나 찰스 H. 베넷이 계산 수행에 사용되는 에너지와 관련하여 "이 에너지는 원칙적으로 저장되어 재사용될 수 있다"고 언급하면서 에너지 회수의 가능성에 대한 초기 제안이 있었다.

원리

이러한 모든 저전력 단열 시스템에는 공통적으로 적용되는 몇 가지 중요한 원칙이 있다. 여기에는 스위치 양단에 전위차가 없을 때만 스위치를 켜고, 전류가 흐르지 않을 때만 스위치를 끄고, 전하 형태로 에너지를 회수하거나 재활용할 수 있는 전원 공급 장치를 사용하는 것이 포함된다. 이를 달성하기 위해 일반적으로 단열 논리 회로의 전원 공급 장치는 고정 전압 전원 공급 장치에서 정전압 충전을 사용하는 기존의 비단열 시스템과 대조적으로 정전류 충전(또는 그 근사치)을 사용해 왔다.

전원 공급 장치

단열 논리 회로의 전원 공급 장치는 에너지를 저장할 수 있는 회로 요소를 사용하기도 했다. 이는 종종 자기 선속으로 에너지를 변환하여 저장하는 인덕터를 사용하여 수행된다. 다른 저자들이 단열 논리 유형 시스템을 지칭하는 데 사용한 여러 동의어가 있는데, 여기에는 "전하 회수 논리", "전하 재활용 논리", "클록 전원 논리", "에너지 회수 논리", "에너지 재활용 논리"가 포함된다. 시스템이 완전히 단열되기 위한 가역성 요구 사항 때문에, 이러한 동의어 중 대부분은 실제로 준단열 시스템을 지칭하며 서로 바꿔 사용할 수 있다. 이 용어들은 간결하고 자명하므로 추가 설명이 필요한 유일한 용어는 "클록 전원 논리"이다. 이는 많은 단열 회로가 결합된 전원 공급 장치와 클록, 즉 "전원 클록"을 사용하기 때문에 사용되었다. 이것은 변동성이 있으며, 일반적으로 다상이며, 에너지 공급을 통해 논리 작동을 제어하고, 이후 에너지 회수를 통해 논리 작동을 제어한다.

고Q 인덕터는 CMOS에서 사용할 수 없으므로 인덕터는 칩 외부로 나와야 하므로 인덕터가 있는 단열 스위칭은 몇 개의 인덕터만 사용하는 설계로 제한된다. 준단열 단계별 충전은 복구된 에너지를 커패시터에 저장하여 인덕터를 완전히 피한다.^[2][3] 단계별 충전(SWC)은 온칩 커패시터를 사용할 수 있다.^[4]:26

2004년에 소개된 아신크로바틱 논리(Asynchrobatic logic)^[4]:51는 내부 단계별 충전을 사용하는 CMOS 논리 계열 설계 방식으로, 겉보기에 모순되는 "클록 전원 논리"(단열 회로)와 "클록 없는 회로"(비동기 회로)의 저전력 이점을 결합하려고 시도한다.^[4]:3[5][6]

CMOS 단열 회로

공급 전압 감소, 물리적 커패시턴스 감소, 스위칭 활동 감소와 같이 동적 전력을 줄이는 몇 가지 고전적인 접근 방식이 있다. 이러한 기술은 오늘날의 전력 요구 사항을 충족하기에 충분하지 않다. 그러나 대부분의 연구는 저전력 애플리케이션에 유망한 설계인 단열 논리 구축에 중점을 두었다.

단열 논리는 스위칭 활동 개념으로 작동하며, 저장된 에너지를 공급 장치로 다시 전달하여 전력을 줄인다. 따라서 단열 논리라는 용어는 가역 논리를 구현하는 저전력 VLSI 회로에서 사용된다. 이 경우 주요 설계 변경은 작동 원리에서 중요한 역할을 하는 전력 클록에 집중된다. 전력 클록의 각 위상은 단열 회로 설계를 위한 두 가지 주요 설계 규칙을 달성하는 데 도움이 된다.

• 전압이 걸려 있을 때 트랜지스터를 켜지 않는다 (V_DS > 0).
• 전류가 흐르고 있을 때 트랜지스터를 끄지 않는다 (I_DS ≠ 0).
• 다이오드를 통해 전류를 통과시키지 않는다.

입력과 관련하여 전력 클록의 4가지 위상 모두에서 이러한 조건이 충족되면 복구 위상이 전력 클록에 에너지를 복원하여 상당한 에너지 절약을 가져온다. 그러나 단열 논리 설계에는 여전히 몇 가지 복잡성이 존재한다. 예를 들어, 시변 전원에 대한 회로 구현이 필요하고, 낮은 오버헤드 회로 구조를 통한 계산 구현이 따라야 한다.

에너지 회수 회로에는 두 가지 큰 과제가 있다. 첫째, 오늘날의 기준으로는 느리다는 점, 둘째, 기존 CMOS보다 약 50% 더 많은 면적이 필요하며, 간단한 회로 설계가 복잡해진다는 점이다.

같이 보기

• 가역 컴퓨팅
• 탄도 편향 트랜지스터