HyperSPARC

hyperSPARC (kodenavn: «Pinnacle»^[2] og «Colorado») er en tidligere 32-biter RISC mikroprosessor og en implementasjon av spesifikasjonen SPARC versjon 8. Mikroprosessoren ble gjort kjent i mai 1992.^[2] Den 18. januar 1993 ble den lansert av det amerikanske IT-selskapet Ross Technology,^[1] mens produksjonen ble foretatt av halvlederfabrikanten Cypress Semiconductor.

hyperSPARC
Mikroprosessor
To MBus slotter, den ene med en hyperSPARC
Produsert		18. januar 1993[1]–1996
Produsent		Ross Technology
Klokkefrekvens		40, 55, 60, 72, 80, 90, 100, 110, 125, 133, 150, 166, 180 og 200 MHz
Kjerne		SPARC versjon 8

Arkitekten bak hyperSPARC var Raju Vegesna. I likhet med SuperSPARC (1992) og SuperSPARC II (1994) fra Sun Microsystems, var hyperSPARC en toveis superskalær mikroprosessor som kunne utføre to instruksjoner per klokkepuls. hyperSPARC ble imidlertid produsert i langt høyere klokkefrekvenser. I november 1994 valgte Sun Microsystems å inkludere hyperSPARC i sine egne arbeidsstasjoner SPARCstation 20.^[3]

Flere tunge aktører i markedet benyttet hyperSPARC. I februar 1995 lanserte Integrix Inc. arbeidsstasjonene SWS 20 og SWS 20E – kloner av SPARCstation 20 som benyttet hyperSPARC.^[4] Den 19. september 1995 lanserte Tatung Science & Technology Inc., et datterselskap av Taiwan-baserte Tatung Company, tre avarter av arbeidsstasjonen SuperCOMPstation 20 som var basert på hyperSPARC.^[5]

Da Fujitsu kjøpte opp Ross Technology den 12. mai 1993, ble hyperSPARC betraktet som viktigere for Fujitsu enn mikroprosessorene SPARC64, som ble utviklet av HAL Computer Systems. I juni 1988 ble Ross Technology nedlagt, og SPARC64 ble Fujitsu's nye flaggskip.

Modeller

RT620A («Colorado 1»)

Lansert	Klokkefrekvens	MBus	CMOS-prosess	Nivå 1 I-cache	Nivå 2 D-Cache
Ikke lansert1)	40 MHz	40 MHz	0,50 µm	8 KB	256 KB
18. januar 1993[1]	55 MHz	40 MHz	0,50 µm	8 KB	256 KB
18. januar 1993[1]	60 MHz	40 MHz	0,50 µm	8 KB	256 KB
22. april 1994[6]	66 MHz	50 MHz	0,50 µm	8 KB	256 KB
18. august 1994[7]	72 MHz	50 MHz	0,50 µm	8 KB	256 KB
8. august 1994	80 MHz	50 MHz	0,50 µm	8 KB	256 KB

¹⁾ En intern prototype og demomodell med betegnelsen HMx1S-256. Den ble sannsynligvis brukt på en SPARCserver 630 for å debugge hurtigminne-kontrolleren RT625A og den opprinnelige Ross OBP firmware. Modulene var omtrent dobbelt så lange som de senere standard MBus-modulene. I 2001 var det bare en enkelt modul igjen som var bevart.

RT620B («Colorado 2»)

Lansert	Klokkefrekvens	MBus	CMOS-prosess	Nivå 1 I-cache	Nivå 2 D-Cache
17. oktober 1994[8]	90 MHz	50 MHz	0,50 µm	8 KB	256 KB
8. november 1994[9]	100 MHz	50 MHz	0,50 µm	8 KB	256 KB
Juli 1994[10]	110 MHz	50 MHz	0,50 µm	8 KB	256 KB
	110 MHz	60 MHz	0,50 µm	8 KB	1024 KB
26. juli 1995[11]	125 MHz	50 MHz	0,40 µm	8 KB	256 KB
	150 MHz	50 MHz		8 KB	256 KB

RT620C («Colorado 3»)

Lansert	Klokkefrekvens	MBus	CMOS-prosess	Nivå 1 I-cache	Nivå 2 D Cache
	110 MHz			8 KB
	125 MHz	50 MHZ		8 KB	512 KB
	125 MHz	66 MHZ		8 KB	512 KB
	125 MHz	50 MHz		8 KB	1024 KB
	125 MHz	66 MHz		8 KB	1024 KB
11. januar 1996[12]	133 MHz	66 MHz	0,40 µm	8 KB	512 KB
	142 MHz	66 MHz		8 KB	256 KB
	142 MHz	50 MHz		8 KB	512 KB
	142 MHz	66 MHz		8 KB	512 KB
	142 MHz	50 MHz		8 KB	1024 KB
	142 MHz	66 MHz		8 KB	1024 KB
	150 MHz	50 MHz	0,35 µm	8 KB	512 KB
	150 MHz	66 MHz	0,35 µm	8 KB	512 KB
	166 MHz	50 MHz	0,35 µm	8 KB	512 KB
	166 MHz	66 MHz	0,35 µm	8 KB	512 KB

RT620D («Colorado 4»)

Dette var 4. generasjon hyperSPARC. Den hadde to stk nivå 1 hurtigminner, 16 Kb for instruksjoner og 16 Kb for data. Den samlede størrelsen var dermed 32 Kb – fire ganger mer enn 8 Kb i tidligere generasjoner.

Mikroprosessoren kom i to hastigheter på henholdsvis 180 og 200 MHz. Nivå-2 hurtigminne var enten 512 Kb eller 1024 Kb og var løst tilkoblet mikroprosessoren; det var ikke integrert. Det kjørte likeledes i bare halv hastighet mot mikroprosessoren – 90 MHz i utgaven på 100 MHz og 100 MHz i utgaven på 200 MHz. Den samme arkitekturen ble valgt omtrent samtidig av Intel i sine x86-mikroprosessorer: I Intel Pentium Pro (1995) var nivå-2 hurtigminne løst tilkoblet, og i Pentium II (1997) kjørte det med halv hastighet.

hyperSPARC ble også lansert i to ulike hastigheter mot MBus, på henholdsvis 50 og 66 MHz. Denne bussen sørget for kommunikasjon mellom mikroprosessoren og datamaskinens hovedminne. Med to ulike MBus-hastigheter, to ulike hastigheter på mikroprosessoren og to ulike størrelser på nivå-2 hurtigminne, oppstod det totalt åtte modeller.

Ross Technology Inc. kunngjorde den nye generasjonen hyperSPARC den 24. august 1995.^[13] Mikroprosessorene gikk i produksjon seks uker etterpå. 180 MHz modulene viste seg etterhvert å ha en bug i PLL-logikken som i visse systemer ga feil under kommunikasjon med en MBus på 50 og 66 MHz. Resultatet var at Ross Technology måtte lansere nye 180 MHz moduler som kjørte i bare 40 MHz mot MBus. Og slik oppstod det ni avarter av 4. generasjon hyperSPARC.

Selskapet Bridgepoint, som i 1998 kjøpte Ross Technology, lanserte nye 180 MHz moduler, som fungerte bra i systemer med 50 Mhz MBus.

Lansert	Klokkefrekvens	MBus	CMOS-prosess	Nivå 1 I-cache	Nivå 1 D-cache	Nivå 2 Cache
10. desember 1996[14]	180 MHz	40 MHz	0,35 µm	16 KB	16 KB	512 KB
24. august 1995 [13]		50 MHz
		66 MHz
24. august 1995 [13]	180 MHz	50 MHz	0,35 µm	16 KB	16 KB	1024 KB
		66 MHz
24. august 1995 [13][15][16]	200 MHz	50 MHz	0,35 µm	16 KB	16 KB	512 KB
		66 MHz
24. august 1995[13]	200 MHz	50 MHz	0,35 µm	16 KB	16 KB	1024 KB
		66 MHz

Bruk i arbeidsstasjoner

• Integrix SWS 20 og SWS 20E: En, to og fire hyperSPARC
• Tatung SuperCOMPstation 20 model HS21: En 125 MHz hyperSPARC
• Tatung SuperCOMPstation 20 model HS22MP: To 125 MHz hyperSPARC
• Tatung SuperCOMPstation 20 model HS14MP: Fire 100 MHz hyperSPARC
• Tatung SuperCOMPstation 20 model HS24MP: Fire 125 MHz hyperSPARC
• Tatung SuperCOMPstation 20 model HS151: En 150 MHz hyperSPARC
• Tatung SuperCOMPstation 20 model HS152: To 150 MHz hyperSPARC