Arhitectură RISC
From Wikipedia, the free encyclopedia
Reduced Instruction Set Computer (RISC), calculator cu set de instrucțiuni reduse, este o arhitectură a unui microprocesor și calculator cu un set de comenzi simple și rapide, în care viteza crește datorită simplificării instrucțiunilor, astfel încât decodificarea acestora este mai simplă, pentru a oferi performanțe superioare. Arhitectura RISC mai este cunoscută și sub numele de "arhitectură Load/Store", deoarece instrucțiunile care se referă la memoria principală sunt limitate la o singură operație - fie încărcare, fie stocare. Conceptul RISC a dus la un design mai atent al microprocesoarelor, pe 32-bit sau pe 64-bit spațiu de adresare. RISC este o evoluție și alternativă la Complex Instruction Set Computer (CISC) și până în prezent, este cea mai eficientă tehnologie a arhitecturii CPU. Începând cu anul 2018, 99% din toate cipurile noi utilizează arhitectura RISC.[1][2]