ARM Cortex-A55

ARM Cortex-A55是一个基于ARMv8.2-A64位指令集架构设计的中央处理器以及ARM内核。由安谋控股旗下剑桥设计中心的剑桥团队设计。ARM Cortex-A55拥有两条超标量顺序执行解码流水线^[2]。

ARM Cortex-A55

产品化	2017
设计团队	安谋控股
字长/寄存器资料宽度	32-bit, 64-bit
指令集架构	ARMv8.2-A
核心数量	1~8核心为一个集群, 可多个集群
一级缓存	32–128 KB (16–64 KB I-cache with parity, 16–64 KB D-cache) per core
二级缓存	64–256 KB
三级缓存	512 KB – 4 MB
CPU主频范围	1.22 GHz[1]  至 2.74 GHz[1]
应用平台	Mobile
上代产品	ARM Cortex-A53
继任产品	ARM Cortex-A510

设计

ARM Cortex-A55作为ARM Cortex-A53的继任产品，旨在提高A53的性能和能效^[3]。ARM表示，与A53相比，A55的能效比提高 15%，性能提高 18%。而相对于A53，内存读取性能和分支预测也得到了改进。

ARM Cortex-A75和ARM Cortex-A55是首批支持ARM DynamIQ技术的产品^[4][5]，令在设计多核产品时更加灵活和增加扩展性。

对外授权

ARM Cortex-A55可作为半导体IP核授权给被许可方（例如高通和联发科），其设计使其适合与其他IP内核（例如 GPU、数字信号处理器（DSP）、显示控制器）集成到一个片上系统（SoC）中。

ARM还与高通合作开发了Cortex-A55的半定制版本，用于Kryo385CPU的内核^[6]。这种半定制内核也用于一些高通的中端SoC，如Kryo360 Silver和Kryo 460 Silver。