天線效應

天線效應（antenna effect），更正式地稱為等離子體誘導閘氧化層損傷（plasma induced gate oxide damage），是一種在MOS集成電路製造過程中可能導致良率和可靠性問題的效應。^{[1][2][3][4][5][6]}晶圓廠通常會提供「天線規則」（antenna rules），這些規則必須遵守以避免此問題。違反這些規則稱為「天線違規」（antenna violation）。在此上下文中，「天線」一詞有些誤導——真正的問題是電荷的聚集，而非一般含義中的天線——將電磁場與電流互相轉換的器件。「天線效應」一詞時有使用，但由於「效應」一詞可指多種情況，且該短語並不明確指代哪一種效應，因此使用較少。^[7]

圖 1：天線效應成因說明。 M1和M2是前兩個金屬互連層。

圖1(a)顯示了集成電路中一個典型網絡的側視圖。每個網絡至少包含一個驅動器，其必須包含一個源/漏擴散（在新工藝中使用注入實現），以及至少一個接收器，其由柵電極置於薄柵介電層之上（詳見圖2中MOS晶體管的局部視圖）。由於柵介電層極為薄弱，僅幾分子厚，如果網絡電壓高於芯片正常工作電壓的，就可能發生擊穿。（歷史上，柵介電層通常為二氧化硅，因此大部分文獻稱「柵氧化層損傷」或「柵氧化層擊穿」。截至2007年，一些廠商已用各種高介電常數材料替代該氧化層，可能並非氧化物，但效應仍相同。）

圖 2. MOSFET示意圖，顯示源/漏注入區與柵介電層。

一旦芯片製造完成，由於每個網絡上至少連接有源/漏注入區，網絡電壓無法高於正常工作電壓。源/漏注入區形成功能性二極體，其擊穿電壓低於氧化層擊穿電壓（無論是正嚮導通還是反向擊穿），且以非破壞性方式導通，從而保護了柵介電層。

然而，在芯片構造過程中，柵介電層可能尚未受二極管保護。圖1(b)示出了在刻蝕金屬1層時的情形。由於金屬2尚未形成，柵介電層未連接二極管。因此，如果任何方式向金屬1形狀上累積電荷（如閃電符號所示），電壓可能上升至擊穿柵介電層的水平。特別是對第一金屬層進行的反應離子刻蝕會導致圖中所示的情形——每個網絡的金屬與初始全局金屬層斷開，且等離子體刻蝕持續向各金屬構件充電。

雖然漏電的柵介電層對功耗不利，但有助於避免天線效應引起的損傷。漏電介電層可以防止電荷累積到導致擊穿的程度。這得出了一個令人略顯意外的結論：非常薄的柵介電層發生損傷的可能性低於較厚的柵介電層，因為隨着氧化層變薄，泄漏電流呈指數增加，而擊穿電壓僅線性減小。

天線規則

天線規則通常表示為金屬面積與柵面積的允許比率。每個互連層都有各自的比率。計入面積時，可能包含多個多邊形——即所有連接至柵但未連接至源/漏注入區的金屬總面積。

• 如果工藝支持不同的柵介電層，如用於高電壓的厚氧化層和用於高性能的薄氧化層，則每種氧化層對應不同的規則。
• 存在「累積」規則，即對所有互連層的比率總和（或部分總和）設限。
• 還有考慮每個多邊形周長的規則。

天線違規的修復

圖 3：天線違規的三種可能修復示意圖。

一般由布線器修復天線違規。可能的修複方法包括：

• 更改布線層順序。如果柵立即連接至所用的最高金屬層，通常不會發生天線違規。該方案見圖3(a)。
• 在柵附近添加過孔，將柵連接至最高層。這會增加過孔數量，但對其餘網絡改動較少。見圖3(b)。
• 向網絡中添加二極管，如圖3(c)所示。可以在MOSFET源/漏之外，通過在p型基底中注入n+或在n型阱中注入p+形成二極管。如果二極管連接至柵附近的金屬，可保護柵介電層。此方法可僅針對有違規的網絡，或通過在每個庫單元中放置二極管，對所有柵實施保護。後者方案幾乎可無需其他工具即可解決所有天線問題，但二極管的附加電容會使電路更慢、功耗更高。