銅互連

銅互連被用於集成電路中，以減少傳播延遲和功耗（英語：Electric energy consumption）。由於銅比鋁導電性更好，使用銅作為互連的集成電路可以實現更窄的互連尺寸，並使用更少的能量傳輸電流。這些效應共同產生性能更好的集成電路。銅互連最初由IBM在摩托羅拉的協助下於1997年引入。^[1]

從鋁過渡到銅需要在半導體製造技術方面進行重大開發，包括完全不同的金屬圖案化方法，以及引入金屬阻障層以將硅與可能有害的銅原子隔離。

儘管自1960年代末以來已知超共形銅電沉積的方法，但它們在（亞）微米通孔尺度（例如在微芯片中）的應用僅始於1988年至1995年。到2002年，這項技術已成熟，相關領域的研究和開發工作開始減少。^{[來源請求]}

圖案化

儘管自1947年以來已知某種形式的揮發性銅化合物的存在，^[2]並且隨着世紀的進展發現了更多，^[3]但它們都未被工業使用，因此無法使用以前用於鋁的光刻掩模和等離子體刻蝕（英語：Plasma etching）技術對銅進行圖案化。無法對銅進行等離子體刻蝕，要求對金屬圖案化過程進行徹底重新思考，結果是被稱為「加法圖案化」的過程，也稱為大馬士革工藝或「雙大馬士革工藝」（dual-Damascene），類比於傳統的金屬鑲嵌技術。^{[來源請求]}

在此過程中，底層的硅氧化物絕緣層被圖案化，形成導體應在的位置的開槽。在絕緣體上沉積一層厚厚的銅，顯著地過度填充了這些槽，然後使用化學機械平坦化（CMP）去除延伸到絕緣層頂部以上的銅（稱為「過度沉積」）。沉積在絕緣層槽內的銅不會被去除，成為圖案化的導體。大馬士革工藝通常在每個大馬士革階段形成並填充一個銅特徵。雙大馬士革工藝通常一次形成並填充兩個銅特徵，例如，一個位於通孔上的槽可以通過一次銅沉積使用雙大馬士革工藝同時填充。^{[來源請求]}

通過連續的絕緣層和銅層，創建了多層互連結構。層數取決於集成電路的功能，可能有10層或更多金屬層。如果沒有CMP以平坦和均勻的方式去除銅塗層的能力，以及CMP過程在銅-絕緣層界面處可重複停止的能力，這項技術將無法實現。^{[來源請求]}

阻障金屬

阻障金屬層必須完全包圍所有銅互連，因為銅向周圍材料的擴散會降低它們的性能。例如，當銅摻雜到硅中時，會形成深能級陷阱（英語：Deep-level trap）。顧名思義，阻障金屬必須足夠限制銅的擴散性，以在化學上將銅導體與下方的硅隔離，同時具有高電導率以保持良好的電子接觸。

阻障膜的厚度也非常重要；如果層太薄，銅接觸會破壞它們連接的器件；如果層太厚，兩層阻障金屬膜和銅導體的堆疊總電阻比鋁互連更大，消除了任何優勢。

從早期的鋁導體到銅基導體的導電性改善幅度不大，並不像簡單比較鋁和銅的體電導率所預期的那樣好。在銅導體的四個側面添加阻障金屬顯著減少了由純低電阻銅組成的導體橫截面積。鋁在直接與硅或鋁層接觸時需要一層薄的阻障金屬以促進低歐姆電阻，但不需要在金屬線的側面使用阻障金屬將鋁與周圍的硅氧化物絕緣體隔離。因此，科學家們正在尋找在不使用緩衝層的情況下減少銅向硅基底擴散的新方法。一種方法是使用銅-鍺合金作為互連材料，這樣就不再需要緩衝層（例如氮化鈦）。已經製造出外延的Cu₃Ge層，其平均電阻率為6±1 μΩ·cm，功函數約為4.47±0.02 eV，使其成為銅的良好替代品。^[4]

電遷移

銅對電遷移的抵抗力顯著優於鋁。電遷移是指金屬導體在電流作用下形狀發生變化，最終導致導體斷裂的過程。與鋁相比，銅在這種電遷移阻力的改善允許在給定尺寸的銅導體中流過更高的電流。導電性適度增加與電遷移阻力的改善相結合，吸引力極大。銅基工藝繼續是半導體行業的先進技術。

比起鋁，銅的電阻率較低，降低時間常數τ，從而提高信號頻率，反過來又能降低互連的電壓降和自熱，提升整體的電遷移穩健性。^[5]

銅的超共形電沉積

每年關於銅的超共形電沉積的專利族數量（全球）和非專利出版物log(N+1)

電鍍中不同情景的示意圖。(a) 頂部沉積速率較快，(b) 沉積速率均勻，(c) 底部沉積速率較快（超填充）。

2005年左右，由於前幾年芯片上晶體管尺寸的持續減小，處理器頻率達到了3 GHz。這時，互連的電容性RC耦合成為速度（頻率）的限制因素。^[6]

降低R和C的過程始於1990年代末，當時用Cu（銅）替代Al（鋁）以降低R（電阻），並用低介電常數材料替代SiO₂以降低C（電容）。選擇Cu替代Al，是因為它在室溫下在低成本材料中具有最低的電子電阻，並且Cu顯示出比Al更慢的電遷移。值得注意的是，在Al互連的情況下，圖案化過程涉及在未塗覆區域選擇性地蝕刻Al（即減法製造過程），然後沉積介電材料。由於沒有已知的空間選擇性蝕刻銅的方法，因此改為蝕刻介電材料（圖案化）。對於Cu沉積（即加法製造過程），IBM團隊在1990年代末選擇了電鍍。這開啟了半導體/微芯片行業的「銅革命」。

銅電鍍的起始步驟是在通孔（via）側壁沉積一層阻障金屬（如Ta、TaN、SiN 或 SiC），以防止銅向硅中擴散。接着，採用物理氣相沉積（PVD）技術在通孔壁上沉積一層薄的銅種子層（seed layer）。^[7]這層「種子層」作為接下來的電沉積步驟的促發層。通常，由於銅離子（Cu²⁺）在通孔內部的質量傳輸較慢，導致通孔深部的電鍍速率較低。在這種情況下，通孔填充往往會在內部形成空洞（void）。為避免此類缺陷，需要採用自下而上的填充方式，也稱為超共形填充（superconformal filling）。

用於超共形銅電鍍的電解液中通常含有幾種以毫摩爾（mM）級濃度添加的添加劑：氯離子、抑制劑（如聚乙二醇）、促進劑（如雙(3-磺丙基)二硫化物）和整平劑（如Janus Green B）。^[8]目前對超共形銅電鍍的機理主要有兩種理論模型：

曲率增強吸附物濃度模型（Curvature Enhanced Adsorbate Concentration，CEAC）：該模型認為，在通孔底部銅沉積層的曲率增加時，吸附在表面的促進劑濃度也相應增加，從而在這些區域促進受到動力學限制的銅沉積。該模型強調促進劑的作用。

S形負微分電阻模型（S-shaped Negative Differential Resistance，S-NDR）：該模型則認為，主要效應來源於抑制劑。由於抑制劑具有較高的分子量和較慢的擴散速率，無法有效到達通孔底部，而是優先吸附在通孔頂部，從而抑制上方的銅沉積。

這兩種模型都有實驗數據支持。調和性的觀點認為，在自下而上填充的初期，銅在通孔底部的沉積速率更快，是因為抑制劑（PEG）分子擴散係數過低，無法及時運輸到通孔底部；而促進劑由於分子量小、擴散快，能夠迅速到達底部並促進銅的沉積。在電鍍後期，促進劑仍以高濃度存在於銅表面，導致最終形成一個凸起（bump）。

相關

• 互連中的碳納米管（英語：Carbon nanotubes in interconnects）