電遷移

電遷移（英語：Electromigration）是由於通電導體內的電子運動，把它們的動能傳遞給導體的金屬離子，使離子朝電場反方向運動而逐漸遷移，導致導體的原子擴散、損失的一種現象。^[1]由法國科學家伽拉丁約在100年前發現的。該效應在使用高直流電流密度的應用中尤為重要，例如在微電子學及相關結構中，隨着諸如電子學中積體電路等結構尺寸的減小，才有更多人對它進行研究。

電遷移（紅色箭頭）是由於電子在導線中運動時的動量傳遞所致

歷史

電遷移現象已知逾100年，由法國科學家Gerardin首次發現。^[2]這一問題在20世紀60年代末封裝IC首次出現時才引起實際關注。最早商業化的IC在使用僅三周後即因電遷移失控而失效，促使業界展開了大規模的改進工作。I. Blech首次在薄膜中觀察到電遷移現象。^[3]在半導體行業初創階段，多位研究人員在該領域開展了開創性研究。其中最重要的工程研究之一由摩托羅拉的Jim Black完成，其名字也用於命名布萊克方程。^[1]當時，IC中的金屬互連寬度仍約為10微米。目前，互連寬度已縮小到數百至數十納米，使得電遷移研究的重要性日益凸顯。

電遷移的實際影響

掃描電子顯微鏡下在硅氧化物襯底上60納米寬納米收縮區電遷移實時可視化頂部圖像^[4]

在掃描電子顯微鏡下，由電遷移導致的銅互連失效的圖像。鈍化已被反應離子刻蝕和氫氟酸去除。

電遷移降低了集成電路的可靠性。它可能導致連接丟失或電路失效。由於可靠性對於太空探索、軍隊、防鎖死煞車系統、醫療設備如自動體外去顫器等至關重要，甚至對個人電腦或家庭娛樂系統也非常重要，因此芯片(ICs)的可靠性是研究的主要焦點。

由於在真實條件下測試的困難，通常使用布萊克方程來預測集成電路的壽命。為了使用high temperature operating life（英語：高温操作寿命测试）（HTOL）測試，組件需要經過高溫操作壽命測試，並從測試數據中Extrapolation（英語：推断）出其在實際條件下的預期壽命。^[1]

由於在真實條件下進行測試十分困難，採用布萊克方程來預測集成電路的壽命。要使用布萊克方程，需對元件進行高溫工作壽命測試，並根據測試數據推斷其在真實條件下的預期壽命。^[1]

儘管電遷移造成的損傷最終會導致受影響IC的失效，但最初的跡象是間歇性故障，這使診斷相當具有挑戰性。由於某些互連在其他互連之前失效，電路會出現看似隨機的錯誤，這可能與其他失效機制（如靜電放電損傷）難以區分。在實驗室環境中，利用電子顯微鏡可以輕鬆成像電遷移失效，因為互連侵蝕會在 IC 的金屬層上留下明顯的可視標記。

隨着器件的小型化，電遷移導致失效的概率在VLSI和ULSI電路中增加，因為功率密度和電流密度都在上升。^[5]具體來說，線寬和金屬線的橫截面積將隨着時間持續減小。由於供電電壓降低和閘極電容縮小，電流也在減少。^[5]然而，由於電流降低受制於頻率的提高，橫截面積的更大幅度下降（相比於電流減少）將在未來導致IC中的電流密度增加。^[6]

在先進的半導體器件製造工藝中，[[銅互連|銅]]已取代鋁成為首選的互連材料。儘管銅在製造過程中更易碎，但由於其優越的導電性而備受青睞，而且其本質上對電遷移的敏感性更低。然而，電遷移仍然是器件製造中始終存在的挑戰，因此針對銅互連的電遷移研究仍在進行中（儘管這是一個相對較新的領域）。^[6]

在現代消費電子設備中，IC 很少因電遷移效應而失效。這是因為合理的半導體設計實踐已將電遷移效應納入 IC 布局中。^[6]幾乎所有 IC 設計公司都使用自動化EDA工具在晶體管級布局時檢查並修正電遷移問題。在製造商規定的溫度和電壓範圍內運行時，設計得當的IC器件更有可能由於其他（環境）原因而失效，例如累積的伽瑪射線轟擊導致的損傷。

儘管如此，已有文獻記錄了由於電遷移而導致的產品失效案例。在 20 世紀 80 年代末，西部數據的一系列桌面硬盤在服役12-18個月後出現了廣泛且可預測的失效。工程師通過對退回的故障單元進行法醫分析，發現第三方供應商的 IC 控制器設計規則不當。通過用另一供應商的組件替換該不良組件，西部數據得以糾正該缺陷，但在此之前，公司聲譽已受到重大影響。

電遷移還可能導致某些功率半導體器件（英語：Power semiconductor device）（如低壓功率MOSFET）的性能退化，其中源極接觸金屬化層（通常為鋁）在過載條件下的橫向電流可能達到臨界電流密度。鋁層的退化會導致導通阻抗增大，最終可能導致器件完全失效。

公式

1969年摩托羅拉公司吉姆·貝勒克的研究取得很重要的結果^[7]，得出由於電遷移而使電路失效的平均時間T的公式為：

${\displaystyle {\text{T}}={\frac {A}{J^{n}}}e^{\frac {E_{\text{a}}}{kT}}.}$

這裡：A為與橫截面積有關的常數；J為電流密度；N為無量綱因子，一般取2； E_a為電遷移的激活能；k為波爾茲曼常數；T為溫度。

影響

電流密度是一個由設計而定的參數，影晌電遷移的重要物理因素主要有溫度、導線的寬度和導線的長度。

當電遷移效應出現時，由於離子流的不對稱性，可造成二種電線路的失敗：

• 當流走的離子通量超過流入離子通量時；形成空缺，造成開斷電路。
• 當流入離子流超過流出離子流時，出現「小山丘」，造成電路短路。

發展

由於科學技術的快速發展，積體電路的密度不斷提高，現已發展到應用納米技術階段，從2004年到2020年積體電路的三個主要參數就可看出它現在的發展趨勢：

• 電流密度由1×10^4 A/cm² 到 3×10^7 A/cm²；
• 線寬由90nm縮小到15nm；
• 線長由1km/cm²增大到7km/cm²

在這樣高密度的積體電路要求下，如何避免電遷移效應的發生是一個要考慮的問題。