热门问题
时间线
聊天
视角

NMOS邏輯

来自维基百科，自由的百科全书

NMOS逻辑
Remove ads

NMOS邏輯（N型金屬氧化物半導體邏輯）使用n型MOSFET（金屬氧化物半導體場效應晶體管）來實現邏輯門和其他數字電路。[4]這些n型MOSFET通過在源極和漏極端子之間的p型半導體襯底中創建稱為n型溝道的反型層來工作。[5]n型溝道允許電子在n型半導體的源極和漏極端子之間通過，這種溝道是通過在稱為柵極的第三個端子上施加電壓而創建的。與其他類型的MOSFET一樣，n型MOSFET有三個工作區：截止區（亞閾值區）、線性區（三極管區）和飽和區（導通區）。 [6][7]

Thumb
Intel 8080（1974年），由NMOS邏輯電路搭建。[1]需要+12V，+5V，-5V三路電源。[2]
Thumb
MC6800的早期版本（1974 年）採用普通NMOS邏輯而非耗盡負載 NMOS邏輯構建，但由於它具有內部電路來產生多個電源，因此它由單個 +5V電源供電。[3]

長期以來，NMOS電路的速度都遠快於PMOS和CMOS電路，這是由於後者需要使用速度慢得多的p型MOS管。[8] 後來，耗盡負載NMOS邏輯的發展進一步提升了 NMOS電路的速度和功耗特性。[9]NMOS電路比CMOS電路更容易製造，因為CMOS電路需要在p型襯底上製造的特殊n型阱[注釋 1]中實現p型MOSFET。 [10]

NMOS電路的主要缺點是，即使輸出處於穩定狀態（當NMOS的輸出電壓較低時），邏輯電路中也會有直流電流流過。[11]當時大多數其他邏輯電路系列也存在同樣的問題。這意味着電路中存在靜態功耗，亦即即使電路沒有切換時也會消耗功率，從而導致電路功耗較高。[11]

此外，由於輸入邏輯電平不對稱，NMOS和PMOS電路以及二極管晶體管邏輯電路、晶體管-晶體管邏輯電路和射極耦合邏輯電路一樣，比CMOS更容易受到噪聲的影響。[12]

Remove ads

概述

MOS的全稱是「金屬氧化物半導體」。該名稱反映了MOSFET最初的製造方式：在20世紀70年代之前，MOS管使用的是金屬柵極，通常是鋁。[13]但自1970年左右以來，大多數MOS電路都開始使用多晶硅柵極。到目前為止，大多數半導體製造商都使用由多晶硅製成的自對準柵極，[13]該技術最初由仙童半導體公司的費德里科·法金（Federico Faggin）開發。多晶硅柵極至今仍用於大多數基於MOSFET的集成電路。但自21世紀初以來，難熔金屬柵極已開始重新出現在某些類型的高速電路中，例如高性能微處理器。 [14]

Thumb
NMOS NOR電路。[4]經R上拉，電流從OUT流向低電平（GND）。

NMOS邏輯中使用的MOS管是n型增強型晶體管，它們位於邏輯門輸出端和負電源電壓（通常為地）之間，形成所謂的「下拉網絡」（PDN）。[15][4]上拉電阻（即「負載」，可以被認為是電阻；見下文）位於正電源電壓和每個邏輯門輸出端之間。[4]

例如，考慮一個用NMOS電路實現的或非門。[16]如果輸入A或輸入B為高電平（邏輯1 = 真），則每個MOS晶體管都會充當輸出和負電源之間的一個電阻極低的電阻器，強制輸出為低電平（邏輯0 = 假）。若A和B同時為高電平，兩個晶體管都會導通，從而形成一條電阻更低的接地路徑。唯一輸出為高電平的狀態是兩個晶體管都截止。[16]只有當A和B同時為低電平時，才會出現這種狀態。因此，或非門的真值表得到滿足。[16]

更多信息 A, B ...
Remove ads

使用MOSFET代替電阻器

Thumb
增強型n型MOSFET特性圖[17]



閾值電壓VT往往略高於0V，因為是增強式MOS管，所以在VGS ≥0時使用。
Thumb
採用飽和增強型的NMOS邏輯（非門電路）。T1為負載MOSFET。T2為開關MOSFET。[11]
Thumb
NMOS邏輯電路（非門電路），採用線性增強負載。T1為負載MOSFET。T2為開關MOSFET。[11]

在集成電路內部添加電阻會增加製造所需的步驟數。[18]使用MOSFET代替電阻可以減少製造步驟數。這些MOS管被稱為負載晶體管或負載MOSFET。[19]因此，整個電路可以僅使用N溝道MOSFET來實現。但負載MOSFET的電氣特性與電阻不同。

負載晶體管（上拉晶體管）是類似於用作邏輯開關的增強型MOSFET （當柵極 - 源極電壓VGS為零時該晶體管會截止）。[20]

如圖所示，負載類型取決於負載MOSFET柵極的連接位置。如果負載MOSFET的柵極連接到Vdd，則變為飽和增強型負載；如果連接到Vgg，則變為線性增強型負載。線性增強型負載的壓降較小，因此輸出電壓可以更接近 Vdd，但需要兩個電源。[11]

從電路圖中可以看出，決定負載MOSFET工作的變量如下：

  • 漏源電壓VDS = Vdd - 輸出電壓
  • 柵源電壓VGS = Vdd - 輸出電壓（飽和增強型負載時）
  • 柵源電壓VGS =Vgg-輸出電壓（用於線性增強型負載）
  • 漏源電流IDS大約與VDS的平方成正比

當輸出電壓降低時，VGS會隨着VDS的增加而增加。而IDS的增加大致與VDS的平方成比例。換句話說，當輸出電壓降低時，電流過大，導致功耗增加。另一方面，當輸出電壓升高時，只有少量電流流動，導致工作速度降低。

這種使用增強型MOSFET代替電阻的方法存在速度和功耗問題。[11][21]。為了改善這些問題，可以使用耗盡型晶體管代替增強型晶體管作為負載。[22]這種實現稱為耗盡負載NMOS邏輯。

Remove ads

歷史

1959年，埃及工程師Mohamed Atalla和韓國工程師Dawon Khan在貝爾實驗室發明了MOSFET。[23]他們採用 20 μm工藝製造了PMOS和NMOS器件。然而，NMOS 器件未能實用，只有PMOS器件具有實用性。[24]

1965年，仙童半導體公司的Chih-Tang Sah、Otto Leistiko和Grove製作了幾種NMOS器件，溝道長度從8 μm到65 μm不等。[25]IBM的Dale L. Critchlow和Robert H. Dennard也在20世紀60年代製作了NMOS器件。IBM的首個NMOS產品是一種半導體存儲器，數據容量為1 Kbit，存取時間為50 ns到100 ns。該產品於20世紀70年代初投入量產，從而使MOSFET半導體存儲器在20世紀70年代取代了雙極存儲器和磁芯存儲器技術。[26]

20世紀70年代初最早的微處理器是PMOS處理器。PMOS處理器在早期的微處理器行業占據主導地位。[27]1973年，以Sohichi Suzuki為首，NEC LSI的五名研究人員組成的團隊生產出了早期的NMOS處理器NEC μCOM-4。[28][29]到20世紀70年代末，NMOS處理器已經超越了PMOS處理器。[27]20世紀70年代中期，Mostec將耗盡負載NMOS邏輯電路商業化。NMOS進一步發展，提高了速度並降低了功耗。英特爾將其專有的耗盡負載NMOS邏輯命名為HMOS。

CMOS微處理器於1975年推出。[27][30][31]然而，CMOS處理器直到20世紀80年代才占據主導地位。[27]早期的CMOS比NMOS邏輯慢，因此在20世紀70年代，NMOS在計算機中的應用比CMOS更為廣泛。[32]英特爾5101（1Kbit SRAM）CMOS內存芯片（1974年）的存取時間為 800 ns。[33][34]與此同時，當時最快的NMOS內存芯片英特爾 2147（4Kbit SRAM）HMOS的存取時間為55/70 ns。[34]

1978年，日立製作所由Toshiaki Masuhara領導的研究小組在採用3 µm工藝製造的HM6147（4Kbit SRAM）中引入了雙阱Hi-CMOS。[32][35]日立HM6147內存芯片的性能與英特爾 2147 HMOS內存芯片（訪問時間為 55/70 ns）相當，但功耗（15mA）卻遠低於英特爾 2147（110mA）。[36][注釋 2]憑藉相當的性能和更低的功耗，雙阱CMOS工藝最終取代NMOS成為20世紀80年代最常見的計算機半導體器件製造工藝。[32]

20世紀80年代，CMOS微處理器取代了NMOS微處理器。[27]

參見

  • PMOS邏輯
  • 耗盡負載NMOS邏輯：這些工藝包括：HMOS （高密度短溝道MOS）、HMOS-II和HMOS-III。英特爾於20世紀70年代末開發了一系列用於耗盡負載NMOS邏輯電路的高性能製造工藝，並已使用多年。多種CMOS製造工藝，例如CHMOS、CHMOS-II和CHMOS-III，均直接源自NMOS工藝。
  • CMOS

注釋

參考資料

外部連結

Loading related searches...

Wikiwand - on

Seamless Wikipedia browsing. On steroids.

Remove ads
Remove ads