主記憶體時序

記憶體時序（英語：Memory timings或RAM timings）是描述同步動態隨機存取記憶體（SDRAM）效能的四個參數：CL、T_RCD、T_RP和T_RAS，單位為時鐘週期。它們通常被寫為四個用破折號分隔開的數字，例如7-8-8-24。第四個參數（_RAS）經常被省略，而有時還會加入第五個參數：Command rate（命令速率），通常為2T或1T，也寫做2N、1N。這些參數指定了影響隨機存取記憶體速度的潛伏時間（延遲時間）。較低的數字通常意味著更快的效能。決定系統效能的最終元素是實際的延遲時間，通常以奈秒為單位。

當將記憶體時序轉換為實際的延遲時，最重要的是注意它是以時鐘週期為單位。如果不知道時鐘週期的時間，就不可能了解一組數字是否比另一組數字更快。

舉例來說，DDR3-2000記憶體的頻率是1000 MHz，其週期為1 ns。基於這個1 ns的週期，CL=7給出的絕對延遲為7 ns。而更快的DDR3-2666（時鐘1333 MHz，每個週期0.75 ns）則可能用更大的CL=9，但產生的絕對延遲6.75 ns更短。

現代DIMM包括一個串行存在檢測（SPD）ROM晶片，其中包含為自動組態推薦的記憶體時序。PC上的BIOS可能允許使用者調整時序以提高效能（存在降低穩定性的風險），或在某些情況下增加穩定性（如使用建議的時序，甚至用更高的時序）。

注意：記憶體頻寬是測量記憶體的吞吐量，並通常受到傳輸速率而非潛伏時間的限制。通過交錯（英語：Interleaved memory）訪問SDRAM的多個內部bank，有可能以峰值速率連續傳輸。可能以增加潛伏時間為代價來增加頻寬。具體來說，每個新一代的DDR記憶體都有著較高的傳輸速率，但絕對延遲則沒有顯著變化，尤其是市場上首批的新一代產品，通常有著較上一代更長的延遲。

即便增加了記憶體延遲，增加記憶體頻寬也可以改善多處理器或多個執行緒組成的電腦系統的效能。更高的頻寬也可以提升沒有專用VRAM的整合顯示卡的效能。

名稱	符號	定義
CAS潛伏時間（英語：CAS latency）	CL	傳送一個列位址到記憶體與數據開始反應之前的週期數。這是從已經打開正確行的DRAM讀取第一位元記憶體所需的週期數。與其他數字不同，這不是最大值，而是記憶體控制器和記憶體之間必須達成的確切數字。
行位址到列位址延遲	TRCD	打開一行記憶體並訪問其中的列所需的最小時鐘週期數。從DRAM的非活動行讀取第一位記憶體的時間是TRCD + CL。
行預充電時間	TRP	發出預充電命令與打開下一行之間所需的最小時鐘週期數。從一個非正確打開行的DRAM讀取記憶體第一位元的時間是TRP + TRCD + CL。
行活動時間	TRAS	行活動命令與發出預充電命令之間所需的最小時鐘週期數。這是內部重新整理行所需的時間，並與TRCD重疊。在SDRAM模組中，它只是TRCD + CL。否則，約等於TRCD + 2×CL。
備註 RAS：行位址選通脈衝，延續自非同步DRAM的術語。 CAS：列位址選通脈衝，延續自非同步DRAM的術語。 TWR：寫入恢復時間。上一次對行的寫入命令與預充電它之間必須經過的時間。通常，TRAS = TRCD + TWR。 TRC：行周期時間。TRC = TRAS + TRP。

BIOS中的處理

在英特爾體系的系統中，主記憶體時序和管理由主記憶體參考代碼（英語：Memory Reference Code）（MRC）處理，這是BIOS/UEFI的一部分。^[1]