ARM Cortex-A520

ARM Cortex-A520是Arm在TCS23（全面計算解決方案）^[1][2][3]中公布的「LITTLE」CPU核心型號，作為CPU核心ARM Cortex-A510的繼任者。Cortex-A500系列CPU核心系列通常專注於高能效，CPU核心可以與其家族中的其他CPU核心如ARM Cortex-A720或者和Cortex-X4配對使用，形成一個CPU叢集（簇）。^[4]

ARM Cortex-A520

產品化	2023年
設計團隊	ARM Ltd.
微架構	ARM Cortex-A520
指令集架構	ARMv9.2-A
一級快取	每個核心 64/128 KiB (具有奇偶校驗的32/64 KiB I-cache，32/64 KiB D-cache)
二級快取	每個複合體（complex）0–512 KiB
三級快取	256 KiB – 32 MiB (可選)
上代產品	ARM Cortex-A510
繼任產品	ARM Cortex-A530

改進

• 與Cortex-A510相比，峰值效能提高了8%^[5]
• 僅支援64位元應用程式
• 最多可達512 KiB的私有L2快取
• 增加QARMA3指標認證（PAC）演算法支援
• 更新至ARMv9.2^[6]

微架構對比

微架構	Cortex-A53	Cortex-A55	Cortex-A510	Cortex-A520
峰值時脈頻率	2.3 GHz	2.1 GHz	2.0 GHz	2.0 GHz
解碼寬度	2		3	3 (2 ALU)
派遣	8[7]
最大在途指令數	無（順序執行）
分支預測器歷史記錄（條目）	3072[8]
L0 (Mops條目)	無
L1-I + L1-D	8/64+8/64 KiB	16/64+16/64 KiB	32/64+32/64 KiB
L2	0–256 KB		0–512 KB
L3	?	0–4 MiB	0–16 MiB	0–32 MiB
AArch	32-bit和64-bit			64-bit
指令集架構	ARMv8.0-A	ARMv8.2-A	ARMv9.0-A	ARMv9.2-A

另見

• ARM Cortex-X4，相關的高效能微架構
• ARM Cortex-A720，相關的高效持續效能微架構
• ARMv8-A核心比較，ARMv8家族