ARM Cortex-A720

ARM Cortex-A720是在TCS23（全面計算解決方案）上公布的Arm的一款CPU核心型號^[1]，它是CPU核心ARM Cortex-A715的繼任者。Cortex-A700 CPU核心系列通常專注於高效能和能效，這款CPU核心可以與其家族中的其他核心如ARM Cortex-X4或者和ARM Cortex-A520配合使用，形成一個CPU叢集（簇）。它可以作為「big」核心或「LITTLE」核心使用。^{[2][3][4][5][6][7]}

ARM Cortex-A720

產品化	2023
設計團隊	ARM Ltd.
微架構	ARM Cortex-A720
指令集架構	ARMv9.2-A
一級快取	每個核心 64/128 KiB (具有奇偶校驗的32/64 KiB I-cache，32/64 KiB D-cache)
二級快取	每個核心 128–512 KiB
三級快取	512 KiB – 32 MiB （可選）
上代產品	ARM Cortex-A715
繼任產品	ARM Cortex-A725
相關產品	ARM Cortex-X4

與ARM Cortex-A715相比的架構變化

• 與Cortex-A715相比，峰值效能提高了15%
• 可以縮小到與Cortex-A78相同的尺寸，同時效能提高了10%
• 二級快取命中延遲減少到9個周期（從10個周期減少）
• 預測錯誤延遲減少到1個周期（從12個周期減少）^[4]
• 二級快取頻寬增加了2倍
• 與A78相比，沒有面積成本的面積最佳化組態
• DSU-120
  • 最多可支援14個核心（從12個核心增加）
  • 共享三級快取最多可達32 MiB（從16 MiB增加）
• 更新至ARMv9.2

微架構對比

微架構	Cortex-A78	Cortex-A710	Cortex-A715	Cortex-A720
峰值時脈頻率	~3.0 GHz
解碼寬度	4		5
派遣	6/周期	5/周期[8]		?
最大在途指令數	160	?	192+[9]	?
L0 (Mops條目)	1536[10][11][12]		0
L1-I + L1-D	32/64+32/64 KiB
L2	128–512 KiB
L3	0–8 MiB	0–16 MiB		0–32 MiB
AArch	32-bit和64-bit		64-bit
指令集架構	ARMv8.2-A	ARMv9.0-A		ARMv9.2-A

另見

• ARM Cortex-X4，相關的高效能微架構
• ARM Cortex-A520，相關的高能效微架構