90 nm 공정

90 nm 공정은 반도체 제조에서 최소 피처 크기가 90 나노미터인 집적 회로를 만드는 데 사용되는 기술을 의미한다. 이는 이전 130 nm 공정에 비해 발전된 기술이었다. 결국, 65 nm 공정, 45 nm 공정, 32 nm 공정과 같은 더 작은 공정 노드로 대체되었다.

90 nm 값의 기원은 역사적이며, 2~3년마다 70% 축소되는 경향을 반영한다. 명칭은 국제 반도체 기술 로드맵(ITRS)에 의해 공식적으로 결정된다.

90 nm 노드에서는 300 mm 웨이퍼 크기가 주류가 되었다. 이전 웨이퍼 크기는 직경 200 mm였다.

193 nm 파장은 90 nm 노드에서 주로 중요한 층의 리소그래피를 위해 많은 (그러나 전부는 아닌) 회사에서 도입되었다. 이 전환과 관련된 수율 문제(새로운 포토레지스트의 사용으로 인해)는 이 전환과 관련된 높은 비용에 반영되었다.

적어도 1997년 이후 "공정 노드"는 순전히 마케팅을 기반으로 명명되었으며, 집적 회로의 치수와는 관련이 없다.^[1] "90nm" 장치의 게이트 길이, 금속 피치 또는 게이트 피치 중 어느 것도 90 나노미터가 아니다.^[2]^[3]^[4]^[5]

역사