상위 질문
타임라인
채팅
관점

ARM Cortex-A15

위키백과, 무료 백과사전

ARM Cortex-A15
Remove ads

ARM Cortex-A15 MPCoreARM 홀딩스가 라이선스하는 32비트 ARMv7-A 아키텍처를 구현한 프로세서 코어이다. 최대 2.5 GHz로 실행되는 비순차적 슈퍼스칼라 파이프라인을 갖춘 멀티 코어 프로세서이다.[6]

간략 정보 생산, 설계 회사 ...
Remove ads

개요

ARM은 Cortex-A15 코어가 동일한 코어 수와 동일한 속도에서 Cortex-A9 코어보다 40% 더 강력하다고 주장했다.[7] 최초의 A15 설계는 2011년 가을에 나왔지만, 칩 기반 제품은 2012년이 되어서야 시장에 출시되었다.[1]

Cortex-A15 코어의 주요 기능은 다음과 같다:

  • 32비트 가상 주소 공간으로 최대 1 TBRAM을 처리하는 40비트 대규모 물리 주소 확장(LPAE).[8][9][10]
  • 15단계 정수/17~25단계 부동 소수점 파이프라인, 비순차적 투기적 실행 3방향 슈퍼스칼라 실행 파이프라인[11]
  • 클러스터당 4개의 코어, CoreLink 400(CCI-400, AMBA-4 코히런트 인터커넥트)으로 칩당 최대 2개의 클러스터, CCN-504로 칩당 4개의 클러스터.[12] ARM은 사양을 제공하지만, 라이선스 사용자는 개별적으로 ARM 칩을 설계하며, AMBA-4는 2개의 클러스터 이상으로 확장된다. 이론적인 한계는 16개의 클러스터이다. CP15 레지스터(비트 8~11)에서 CLUSTERID 숫자를 코딩하는 데 4비트가 사용된다.[13]
  • DSP 및 NEON SIMD 확장 온보드 (코어당)
  • VFPv4 부동 소수점 유닛 온보드 (코어당)
  • 하드웨어 가상화 지원
  • 성능에 거의 영향을 미치지 않으면서 프로그램 크기를 줄이는 Thumb-2 명령어 세트 인코딩
  • TrustZone 보안 확장
  • JIT 컴파일을 위한 Jazelle RCT
  • 명령어 실행을 방해 없이 추적하기 위한 프로그램 트레이스 매크로셀 및 CoreSight 디자인 키트
  • 코어당 32 KB 데이터 + 32 KB 명령어 L1 CPU 캐시
  • 통합된 저지연 레벨-2 캐시 컨트롤러, 클러스터당 최대 4 MB
Remove ads

요약
관점

최초 구현은 2012년 삼성의 엑시노스 5 듀얼에서 이루어졌으며, 이는 2012년 10월 삼성 크롬북 시리즈 3(ARM 버전)과 함께 출시되었고, 11월에는 넥서스 10이 뒤를 이었다.

현재 구현에 대한 보도 자료:

LG와 같은 다른 라이선스 사용자는 언젠가 A15 기반 설계를 생산할 것으로 예상된다.[22][23]

SoC (시스템 온 칩)

자세한 정보 모델명, 반도체 공정 ...
Remove ads

같이 보기

각주

외부 링크

Loading related searches...

Wikiwand - on

Seamless Wikipedia browsing. On steroids.

Remove ads