トップQs
タイムライン
チャット
視点
Haswellマイクロアーキテクチャ
ウィキペディアから
Remove ads
Haswellマイクロアーキテクチャ(ハズウェル マイクロアーキテクチャ)とは、インテルによって開発されたマイクロプロセッサのマイクロアーキテクチャである。2013年6月4日に正式発表され[1][2]、第4世代Intel Coreプロセッサとして製品化された[3][4]。
Remove ads
概要
Haswellマイクロアーキテクチャの開発は、前々世代のNehalemマイクロアーキテクチャを開発したオレゴン州ヒルズボロチームが担当した。様々な省電力技術が導入され、インテルが普及を進めるUltrabookに最適化されたプロセッサだと考えられている[5]。ただしインテルは、タブレット、ノートパソコン、デスクトップ、サーバーという幅広い機器に最適化できるようHaswellを開発したことも表明している[6]。IDF2011で実働デモが行われ、IDF2012で更なる詳細が発表された。
Ivy Bridgeと同じクロック数で比べた際、10%以上の速度向上が見込めるとしている[7]。
グラフィックス性能にも力を入れており、上位内蔵GPUであるGT3e(Iris Pro Graphics 5200)及び一部のGT3(Iris Graphics 5100)に関しては、Iris(アイリス)というブランド名が付けられた[8]。Iris Pro Graphics 5200 は Ivy Bridge の Intel HD Graphics 4000 に比べ、実行ユニット数が16から40に増え、2倍以上のパフォーマンス向上となっている[8]。
Remove ads
特徴
- Ivy Bridgeから引き継ぐ特徴
 - トライゲート22 nmプロセス[9]
 - 14段のパイプライン
 - 1つのコアの余剰リソースを2つ目のコアに仕立てるハイパースレッディング・テクノロジー
 - ターボブースト・テクノロジー
 
- 新規に確認されている特徴
 - CPU部
 - 演算処理のためのポート数が6個から8個へ拡充[10]
 - 分岐予測の精度向上による、パイプラインストールの減少[10]
 - AVX2 (Advanced Vector Extension 2)[11]、FMA3(Fused Multiply Add)、BMI(Bit Manipulation Instruction Sets)などの拡張命令の追加[12]
 - トランザクショナルメモリのハードウェアサポート
 - L1データキャッシュの帯域倍増(ロード64Bytes/cycle、ストア32Bytes/cycle)
 - L2キャッシュの帯域倍増(64Bytes/cycle)
 - L2 TLB(Translation Lookaside Buffer)エントリ数の増加およびラージTLBのサポート[13]
 - リオーダバッファのエントリ数の増加(168→192)
 - 物理レジスタファイルの増加(整数160→168、浮動小数点144→168)
 - リザベーションステーションのエントリ数の増加(54→60)
 
- GPU部
 
- 新規に見込まれている特徴
 - スタンバイ時の待機電力をUltrabookでシステム全体で 1/30(3 W→0.1 W)に減少[17][18]
 - 電力管理機構全体の組み込み[19]
 - Thunderboltテクノロジ[20]
 
Remove ads
製品一覧
デスクトップ向け
- Haswell-E
 
- 対応ソケット: LGA2011-v3
 
- Haswell-DT
 
- 対応ソケット: LGA1150
 
- Haswell-H
 
サーバー向け
- Haswell-EX
 
- 対応ソケット: LGA2011-1
 
- Haswell-EP
 
- 対応ソケット: LGA2011-v3
 
- Haswell-EN
 
- 対応ソケット: LGA1356-3
 
- Haswell-DT
 
- 対応ソケット: LGA1150
 
- Haswell-H
 
モバイル向け
- Haswell-M
 
- 対応ソケット: Socket G3
 
- Haswell-H
 
- Haswell-U
 
- Haswell-Y
 
組み込み向け
- Haswell-DT
 
- 対応ソケット: LGA1150
 
- Haswell-H
 
Remove ads
後継
後継は14nmにシュリンクされたBroadwellマイクロアーキテクチャ[21]。
脚注
関連項目
Wikiwand - on
Seamless Wikipedia browsing. On steroids.
Remove ads